找回密码
 注册
关于网站域名变更的通知
查看: 207|回复: 1
打印 上一主题 下一主题

FPGA设计的SPI自动发送模块技术

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-10-29 17:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

一、摘要:

  SPI 接口应用十分广泛,在很多情况下,人们会用软件模拟的方法来产生SPI 时序或是采用带SPI 功能模块的mcu。但随着可编程逻辑技术的发展,人们往往需要自己设计简单的SPI 发送模块。本文介绍一种基于FPGA 的将并行数据以SPI 串行方式自动发送出去的方法。

  二、关键字:

  VHDL、FPGA、SPI、串行数据输出选择模块、移位脉冲产生模块、SPI 时钟采集信号和无相移的SPI 基准时钟产生模块、SPI 时钟输出选择模块、8bit SPI 时钟采集生成模块、16bit SPI 时钟采集生成模块、24bit SPI 时钟采集生成模块、8bit 数据移位模块、16bit 数据移位模块、24bit 数据移位模块。

  三、功能框图:

  SPI_MODES 为输入模式选择端口:

  --"01"is 8bit 传输模式

  --"10"is 16bit 传输模式

  --"11"is 24bit 传输模式

  CLKS 为整个模块的基准时钟

  DBINOUTS 为并行数据输入端口:

  --8bit 模式为DBINOUTS(7 downto 0)

  --16bit 模式为DBINOUTS(15 downto 0)

  --24bit 模式为DBINOUTS(23 downto 0)

  SPI_WR 为启动SPI 传输的信号

  整个功能模块可工作在 8bit、16bit、24bit SPI 猝发传输状态。对其进行软件操作的步骤相当简单:

  --此模块软件操作流程如下

  --1、SPI_MODES="xx" 设定串口操作模式

  --2、DBINOUTS="xxxxxxxxxxxxxxxxxxxxxxxx" 输入要发射的数据

  --3、SPI_WR='0'

  --4、SPI_WR='1'

  --5、SPI_WR='0'

  --8bit 模式延时2*8*4*CLKS

  --16bit 模式延时2*1**CLKS

  --24bit 模式延时2*24*4*CLKS

  --6、DBINOUTS="xxxxxxxxxxxxxxxxxxxxxxxx" 输入下一个要发射的数据


' x3 W2 |; w" N2 B2 `- n

该用户从未签到

2#
发表于 2020-10-29 18:10 | 只看该作者
本文介绍一种基于FPGA 的将并行数据以SPI 串行方式自动发送出去的方法。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-18 22:58 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表