找回密码
 注册
关于网站域名变更的通知
查看: 414|回复: 1
打印 上一主题 下一主题

电路设计时怎样减少静电放电对线路的损坏

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-10-28 10:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
电路设计时怎样减少静电放电对线路的损坏
. k7 S: @1 S/ X8 C0 K: @  `, e2 Y+ E% o+ H* K& \% e7 F2 v# T  D4 x
1)尽量使用屏蔽电缆, o  Q  R5 ^- p( z7 [3 n
2)在接口处安装滤波器5 n" V# k+ x; d( m' i' G
3)将无法安装滤波器的敏感接口加以隔离
$ H) r$ Y8 v8 i( k$ K7 I- r0 G% ]4)给有关电路设置接地保护
$ o6 ~6 j8 _: I' ^5)选择低脉冲的频率的逻辑电路  O3 p7 Z& V* G0 \) J0 v  U
6)保持地电流远离敏感的电路及有关线路。
) e1 [* u4 f9 o7 h

该用户从未签到

2#
发表于 2020-10-28 10:57 | 只看该作者
楼主说的这几点确实很关键。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-6 22:05 , Processed in 0.093750 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表