高速串口PCB走线长度判定

RickGao · 发表于 2020-10-23 20:32

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

像PCIE/SATA/USB这种高速串行接口，在设计PCB的时候，我们怎么去判断走线长度是否有风险？
协议规范里面可以找到回损指标，但是这个指标是表示阻抗（频域）连续性的，插损才会设计线长，而协议规范里好像没有提到插损指标，可能是我没找到？
我的理解是，即使通过仿真，没有具体插损指标，应该也没办法直接判定走线长度是否安全。

希望大佬们释疑！

tend · 发表于 2020-10-26 09:12

还是有办法判断的

startostar · 发表于 2020-10-26 09:22

关系到走线长度：长度<1/4波长

RickGao · 发表于 2020-10-26 09:23

tend 发表于 2020-10-26 09:12, [4 G+ ?1 o- E- K8 l* L
还是有办法判断的

那你怎么判断呢？可否分享一下？

RickGao · 发表于 2020-10-26 09:25

startostar 发表于 2020-10-26 09:22
, {- B' v2 ?( N# ?& V6 Y+ |" b关系到走线长度：长度

我的理解是，一般射频信号会去考虑走线长度和波长的关系，高速信号一般都是参考指标的？
你这个关系对应的依据是什么呢？

startostar · 发表于 2020-10-27 13:42

RickGao 发表于 2020-10-26 09:25
! y V v7 S1 N% {* ?: J5 t' p2 o我的理解是，一般射频信号会去考虑走线长度和波长的关系，高速信号一般都是参考指标的？
8 c% k m/ _) R9 s6 R, h' G2 R/ l你这个关系对应 ...

可以参考高速信号信号完整性相关理论，主要考虑电压信号反射

RickGao · 发表于 2020-10-27 19:50

我的思路是去规范里面找插损值，然后根据单位线损去估算PCB上最大线长，但是规范里面找不到插损指标，网上也找不到，是不是我的思路错了？有没有新的思路分享一下？

RickGao · 发表于 2020-10-28 10:12

RickGao 发表于 2020-10-27 19:50
; D# b3 w0 \7 R) F我的思路是去规范里面找插损值，然后根据单位线损去估算PCB上最大线长，但是规范里面找不到插损指标，网上 ...

RickGao · 发表于 2020-10-28 10:13

RickGao 发表于 2020-10-27 19:502 m6 d0 y; Z0 \8 }
我的思路是去规范里面找插损值，然后根据单位线损去估算PCB上最大线长，但是规范里面找不到插损指标，网上 ...

我可否理解为，需要仿真眼图来判断？
延迟，上升/下降时间会影响误码率和信号带宽，对吧？但是要想了解信号经过PCB传输后的延迟，上升时间/下降时间的变化，应该还是要通过仿真才能看到。
我找插损指标的目的，是想在不仿真的基础上可以大概判断PCB上走线长度是否安全，所以我需要根据信号的规范，比如PCIE GEN1/2/3的插损指标来对应PCB可以走多长线。