找回密码
 注册
关于网站域名变更的通知
查看: 1671|回复: 4
打印 上一主题 下一主题

驱动端并联端接会有什么后果?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-12-15 11:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在一些双向信号里,都要求驱动的时候把并联端接关掉,接收的时候把并联端接打开,一直不明白是为什么?
8 N; W& D2 L5 h8 _0 L9 N5 L6 S如果一直把并联端接打开会有什么影响?3 a( V7 u6 Z' [3 m$ p

该用户从未签到

2#
发表于 2010-12-16 12:48 | 只看该作者
你说的是DDR2/3 ODT信号了.
' H# Y% D; u; v0 x% F1 E1 R+ J" }. r; _
你理解一下信号为什么需要端接,端接的位置。8 o+ ]1 {, ^! |. O( h6 Z
; n; q8 h6 o" e& r, @' r; x4 N6 O
然后你在考虑 读 写操作分别端接的位置。* N, _  ^: {9 u4 j0 w! q

8 c6 @( Z7 W  c- B& E

该用户从未签到

3#
 楼主| 发表于 2010-12-17 10:38 | 只看该作者
回复 liqiangln 的帖子* S8 R% d$ o4 n
: k( J) O  z+ J! Y0 c
对,是DDR3的ODT信号。
' h" s; X1 _" ~  _端接一般是为了减少信号反射吧,源端用串联端接,终端用并联端接。
9 Z$ x1 l$ \( N% h% H
' G, L+ s! |9 F" ]# ~# y8 S% k如果源端也有并联端接,会有什么后果吗?
4 G. R1 H$ Y8 u! l8 R' x) o

该用户从未签到

4#
发表于 2010-12-17 12:47 | 只看该作者
端接的原因是知道了。9 }. _0 q1 N  U8 K# h5 R
; S' Y# d7 a; u: \5 W3 K0 l
那么端接的位置呢,放在什么地方都可以吗?或者说在你的总线上挂一些电阻。。。

该用户从未签到

5#
发表于 2010-12-21 10:54 | 只看该作者
由于反射现象的存在,信号传播路径中阻抗发生变化的点,其电压不再是原来传输的电压。(阻抗增加有限值、减小有限值、开路(阻抗变为无穷大)、短路(阻抗突然变为0)。- i* j6 r0 p4 \6 u0 I4 F& z0 G' _
)这种反射电压会改变信号的波形,从而可能会引起信号完整性
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 13:57 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表