高速电路PCB板级设计技巧

mutougeda

(一)、前言

: }" B% F; @4 m7 |, E电子技术的发展变化必然给板级设计带来许多新问题和新挑战。首
先，由于高密度引脚及引脚尺寸日趋物理极限，导致低的布通率;
; q  B: V8 ^2 B4 h其次，由于系统时钟频率的提高，引起的时序及信号完整性问题;
" y, e; E; y+ Q6 `0 S" }第三，工程师希望能在PC平台上用更好的工具完成复杂的高性能
的设计。由此，我们不难看出，PCB板设计有以下三种趋势:

---高速数字电路(即高时钟频率及快速边沿速率)的设计成为
6 y( Y2 X% l3 ~3 P) a7 D& e1 z+ b主流。
) j  F# f8 ~0 z---产品小型化及高性能必须面对在同一块PCB板上由于混合
8 a* @2 f) n, c) e) G" C信号设计技术(即数字、模拟及射频混合设计)所带来的分布效应问题。
  a* _) p# _; n( R- A  F+ h

游客，如果您要查看本帖隐藏内容请回复

+ f$ W* ~2 U) @- w( z( F

: e  Y4 ~; P* L+ Q5 y" F

ExxNEN

高速电路PCB板级设计技巧

dz1514

学学