找回密码
 注册
关于网站域名变更的通知
查看: 526|回复: 6
打印 上一主题 下一主题

在设计PCB时,如何考虑电磁兼容性EMC/EMI,具体需要考虑哪些方面?采取哪些措施?

[复制链接]
  • TA的每日心情
    难过
    2019-11-20 15:02
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2020-10-13 17:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    在设计PCB时,如何考虑电磁兼容EMC/EMI,具体需要考虑哪些方面?采取哪些措施?! l8 X3 `- R7 D# @5 e$ a

    该用户从未签到

    2#
    发表于 2020-10-13 17:47 | 只看该作者
    这个要根据设计需求来吧

    点评

    我也 觉得应该根据需求去定  详情 回复 发表于 2020-10-13 17:47

    该用户从未签到

    3#
    发表于 2020-10-13 17:47 | 只看该作者
    CCxiaom 发表于 2020-10-13 17:47
    1 ]+ r* z, O  f这个要根据设计需求来吧

    * w5 l% G& \+ E, I. c我也 觉得应该根据需求去定0 e3 I5 i( r5 i' S+ f. f

    ; r3 e8 c* Y* V: T4 ^* a' u

    该用户从未签到

    4#
    发表于 2020-10-13 17:49 | 只看该作者
    好的EMI/EMC 设计必须一开始布局时就要考虑到器件的位置, PCB 叠层的安排,重要联机的走法, 器件的选择等。) g: X8 v4 L6 e! a  k6 {$ T% I
    - F- h! o' ~7 v) W" P! h4 o
    ! h8 @. v/ W* v9 j
      例如时钟产生器的位置尽量不要靠近对外的连接器,高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射,器件所推的信号之斜率(slew rate)尽量小以减低高频成分,选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。另外,注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance 尽量小)以减少辐射, 还可以用分割地层的方式以控制高频噪声的范围,最后,适当的选择PCB 与外壳的接地点。

    点评

    谢谢您的宝贵意见  详情 回复 发表于 2020-10-13 17:50
  • TA的每日心情
    难过
    2019-11-20 15:02
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
     楼主| 发表于 2020-10-13 17:50 | 只看该作者
    haidaowang 发表于 2020-10-13 17:49
    % [2 G6 }- n% J: \- s' U好的EMI/EMC 设计必须一开始布局时就要考虑到器件的位置, PCB 叠层的安排,重要联机的走法, 器件的选择等 ...
    1 I2 {. ]# ~9 Q2 j, a
    谢谢您的宝贵意见
    6 v# z' u# j# Q8 a  m- O/ Q

    该用户从未签到

    6#
    发表于 2020-10-13 17:50 | 只看该作者
    支持一下4楼的回答
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-28 23:34 , Processed in 0.171875 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表