利用FPGA协处理提升无线子系统的性能

Avenger

您可以显著提高无线系统中信号处理功能的性能。怎样提高呢？有效方法是利用FPGA结构的灵活性和目前受益于并行处理的FPGA架构中的嵌入式DSP模块。

　　常见于无线应用中这类处理包括有限冲激响应(FIR)滤波、快速傅里叶变换(FFT)、数字上下变频和前向误差校正(FEC)。Xilinx? Virtex-4和Virtex-5架构提供多达512个并行嵌入式DSP乘法器，这些乘法器的工作频率高于500MHz，可提供256 GMAC的DSP性能。

　　将需要高速并行处理的工作卸载给FPGA，而将需要高速串行处理的工作留给处理器，这样即可在降低系统要求的同时优化整体系统的性价比。

　　子系统划分选择方案

　　FPGA可与DSP处理器一起使用，作为独立的预处理器(有时是后处理器)器件，或者作为协处理器。在预处理架构中，FPGA直接位于数据通路中负责信号预处理，预处理后的信号可以高效又经济地移交给DSP处理器进行速率较低的后续处理。

　　在协处理架构中，FPGA与DSP并列而置，后者将特定算法函数卸载给FPGA，以便实现比单独采用DSP处理器能达到的速度更高的处理速度。FPGA的处理结果传回DSP，或者送至其他器件进一步进行处理、传输或存储(图1)。

　　选择预处理、后处理还是协处理，常常取决于在处理器和FPGA之间移动数据所需的时序余量及其对整体延迟的影响。虽然协处理解决方案是设计人员常考虑的拓扑结构(主要是因为DSP可以更直接地控制数据移交过程)，但这并不一定总是的总体策略。

/ D! d6 A7 J' c5 W8 W

outline9

这些乘法器的工作频率高于500MHz，可提供256 GMAC的DSP性能。

雷北城

谢谢分享，学习了！