串行链路中加入一个AC耦合电容的作用

silenced

/ Q$ T5 ~  c) n

在硬件设计过程中，在很多高速串行信号中，都会使用到AC耦合电容，既然在设计高速串行电路时，任何一个小小的不同都会引起信号完整性问题，为什么要在串行链路中加入一个AC耦合电容呢？这个电容不仅会导致信号边沿变得缓慢，还有可能会引起阻抗不连续。如下：
5 Z( `# A2 ^; C- x& o1 r

8 d- }* s- q( O+ s# L      图1 USB3.0接口信号中TX信号的0.1uF电容

! K# m) i5 q9 O/ f  g! T    图2 PCIe接口信号中TX信号的0.1uF电容

    图3 mSata接口信号中RX、TX信号的0.01uF电容

  而常见的低速信号如232和LPC等却没有AC耦合电容的加入，如下：

          图4 UART、LPC接口信号中无电容
! n0 H% m/ c( @+ m" Y8 e/ g  这个问题主要从以下几个方面进行分析：

---

1、为什么要在链路中加入一个AC耦合电容呢？

  最开始要先明白AC耦合电容的作用。

• 1， source和sink端DC不同，所以隔直流；

• 2， 信号传输时可能会串扰进去直流分量，所以隔直流使信号眼图更好；

• 3， AC耦合电容还可以提供直流偏压和过流的保护。说到底：AC耦合电容的作用就是提供直流偏压，滤除信号的直流分量，使信号关于0轴对称。

• 4， 增加AC耦合电容肯定是使两级之间更好的通信，可以改善噪声容限。

  
  

  那么怎么改善噪声容限？
  我们有时候可能在选择电容时会选择小电容，觉得这样可能会将直流成分滤的更干净，但是这样会导致信号变形并且引起基线漂移。如果选择较大的电容，电容端的电压稳定的时间需要的比较长，原来一个小小的电容要求有这么多，那我们应该如何来选择这个电容呢？首先要看电容的频率、温度等特性并且选择低ESR/ESL的电容。对于电容值的选择是要通过计算来选的，如下所示：

  这里的F是截止频率（定义电压为输入电压的0.707倍时的频率），R是传输线的阻抗，C是AC耦合电容。
( Q4 R5 v) Q+ \! o  当然在选择电容时，其通带的最小频率要比传输信号的最小频率要小才好，假设信号的最小频率为Fmin，则频率值为F：
+ p: [( A4 i- }5 s: R- V0 l7 A; R3 E% o    F=Fmin/20
' @% d$ N6 W+ d2 A  当取值为F时，99.88%的信号均会通过。
  前面介绍了，虽然AC耦合电容有其好处，也会导致边沿变缓慢，放置AC耦合电容时，会引起阻抗的变化，就存在一个阻抗不连续点。同时，也会引入码型相关抖动，即当电路传输的信号中出现连续的“1”或“0”时，会出现下图所示的直流电平压降，这就会影响眼高。
1 c  o! i* B2 e: J5 S- _

  如何才能减小这个直流压降降低呢？
  这和RC时间常数有关，RC值越大(充电时间越长，单位时间电容充电少，分压小)，能通过的直流分量就越多直流压降越小。由于链路中等效电阻是相对固定的，只能调节耦合电容值了。如下图所示电容值越大，压降越小。

  曲线说明：紫色的电容值最大，红色的电容值次之，粉色的电容值最小。
' n: Y; n9 ^4 F4 R# M1 ]  那我们就把电容无限加大吧！
! ~' w# t2 O; @5 Z  H: z  x  答案是：No，不行！因为，实际安装后的电容不是理想电容，除了ESR,ESL，还有安装电感，所以就存在一个串联谐振频率。电容在串联谐振频率之前呈容性，之后呈感性。如下图所示：
! [+ n8 j8 ?  G5 |
  电容值越大，谐振频率越小，电容在较低频率就会呈现感性，这样会造成信号高频分量衰减增大，同样会使眼高减小，上升沿变缓，jitter增加。
  R6 I$ ~$ t/ ^8 X3 ^  所以选择AC耦合电容时要综合以上两点考量，一般业界都推荐0.01uF~0.2uF，最常见的就是0.1uF的电容。对于电容封装的选择不建议使用大于0603的封装，最好是0402的，或者更小。

/ c; w! ], j1 v) I+ e; k

srilri2

电容值越大，谐振频率越小，电容在较低频率就会呈现感性，这样会造成信号高频分量衰减增大，同样会使眼高减小

diff

电容值越大，谐振频率越小，电容在较低频率就会呈现感性，这样会造成信号高频分量衰减增大，同样会使眼高减小