【DDR4仿真设置问题】Timing Budget

MarsonJ

大佬们，请教一个DDR仿真设置的问题，DDR4这里Timing Budget设置，数据范围只能是0~0.5UI之间
" U) x7 H& J; I* w8 P# u7 R但是规格书写的0.76UI MIN
+ G3 h6 ^- m1 F这个是我理解错了还是需要如何转换么？
# X( A$ k9 d) l4 o/ s1 C
9 V/ c+ M, P: a6 x$ W* @3 U: p6 t

Blah

俺不会                                      

MarsonJ

. i1 t- W2 d0 H- p! L: s: `我又找了一份LPDDR4X的规格书，看到了这个图，这里是不是按这样应该转换一下：
tDS=0.5UI-tDQSQ，tDH=tQH-0.5UI？
不知道理解的对不对。
3 o: c0 x  c1 I4 V2 Y/ p9 e
6 O* F) F+ ~7 ?( S; c2 Y4 Z9 s! v

MarsonJ

* d) k0 p( M1 w5 q9 w  i( a4 [, m( |但是我按上面的算法输入后提示警告，告诉我数据总线驱动端建立时间与接收端建立时间的关系不切实际。
* v& y4 D, g+ I8 L不知道这个应该怎么算，好难啊，太难了……
' H8 k' @) J+ m' U7 g6 [

MarsonJ

木有人，太难了