TA的每日心情 | 慵懒
2020-9-2 15:07 |
|---|
签到天数: 3 天 [LV.2]偶尔看看I
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在我们平常的高速PCB设计中，信号之间由于电磁场的相互耦合而产生的不期望的噪声电压信号称为信号串扰。这是个很麻烦的问题，需要及时解决。) F3 q m8 W' M9 _" P
! v0 P+ f; p) \8 R# A
+ A! s8 _! U- W( t& [+ n
串扰超出一定的值将可能引发电路误动作从而导致系统无法正常工作，解决PCB串扰问题可以从以下几个方面考虑。2 R! R- p, I8 \& V& z0 P) M! W
0 J) L5 w' Q/ }' J6 D, c7 t3 y1、在可能的情况下降低信号沿的变换速率
_5 I4 b; f/ a$ Z) j4 o% D. f* A( T. P4 }7 Q- d* ^$ M1 s
通常在器件选型的时候，在满足设计规范的同时尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变换的信号对慢变换的信号有潜在的串扰危险。
$ \1 Q; I% [/ f6 N
. B7 w; p% H9 ?# z y. [2、采用屏蔽措施* Z5 v. m$ D/ {* S/ r0 L
; E5 t. c/ E5 F为高速信号提供包地是解决串扰问题的一个有效途径。然而，包地会导致布线量增加，使原本有限的布线区域更加拥挤。另外，地线屏蔽要达到预期目的，地线上接地点间距很关键，一般小于信号变化沿长度的两倍。同时地线也会增大信号的分布电容，使传输线阻抗增大，信号沿变缓。
+ a6 I& e" P: A% c& m
+ p8 J# {4 L9 ~: B# b; Y3、合理设置层和布线9 g0 X* I& { ]; F+ x
3 i3 r1 `$ H/ W* J5 a
合理设置布线层和布线间距，减小并行信号长度，缩短信号层与平面层的间距，增大信号线间距，减小并行信号线长度(在关键长度范围内)，这些措施都可以有效减小串扰。" N# j; [1 [, J) ~3 |! O) `. l" Z
0 x2 u9 z$ \5 {. `7 p; J: u, P4、设置不同的布线层' W" v! R9 e4 P6 R C
2 g9 t- B3 e' z D4 ?7 ]为不同速率的信号设置不同的布线层，并合理设置平面层，也是解决串扰的好方法。9 P% A6 A' I9 i0 n
3 P4 ?8 V) v# U2 C
5、阻抗匹配
" W& f( L4 T2 E& Q; @/ s+ s6 w$ g t" L( M. H4 E6 G* L! H
如果传输线近端或远端终端阻抗与传输线阻抗匹配，也可以大大减小串扰的幅度。( f& Y, a, Y0 `3 w+ ^! {2 x4 y0 b
- k: z/ C" _0 t& \串扰分析的目的是为了在PCB实现中迅速地发现、定位和解决串扰问题。一般的仿真工具与环境中仿真分析与PCB布线环境互相独立，布线结束后进行串扰分析，得到串扰分析报告，推导出新的布线规则并且重新布线，再分析修正，这样设计的反复比较多。: a3 _: Q4 J( O1 n" Z
9 }# J4 X: B' \ _0 j3 q+ Z
所以你在PCB设计的过程中如果遇到串扰的问题，不妨擦用这些方法解决。& W3 q) [9 ~& w" g5 b5 s
8 d: ?; L L4 j& }; T* ~/ {- a |
|
/1 
发表于 2020-9-23 13:30
收藏
淘帖
支持！
反对！