|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 geb77 于 2010-11-23 10:54 编辑 8 t4 ?* ^6 R9 @! k4 V0 b
# P- ~! D* a$ d& s! X: _1 y$ }
一个10层2.5G的高速通信板
* Z# i& P5 e w& u2 U9 n/ U7 M分层如下：top--gnd1--signal1--signal2--power1--gnd2--signal3--signal4--power2--bottom
) q0 [. O! u; O, ~+ Y u/ J8 W我有DATA 、ADD、 GE、 FE 和差分线等关键信号，还有一般控制信号。, _4 k' K0 {: y0 U
1、关键信号画在3、4层，一般信号画在7、8层
+ d3 [' ~4 [( i0 e0 Q2、一般信号画在3、4层，关键信号画在7、8层
6 h! C c4 A: E+ ?8 @* B/ t- F1 v( h我自己的想法是：第一种的话，关键信号的过孔层数少，过孔引起的不良后果也少，但是关键信号走过的地方还有一般控制信号，过孔没地方打；+ Y' y$ ?. j' [& H5 G% R
第二种的话，好画板，一般信号的过孔放置的位置没那么严格，走线容易，3、4层的过孔下面还可以走7、8层的高速信号
+ d" n7 f" l E, q, a4 V我想知道这2种分层，哪种好一点？
* L( {/ q4 N5 p5 d2 s还有高速信号的端接电阻一般放置在哪里，靠近驱动端还是发送端呢？$ z% d2 F7 `- F' m2 w' O5 X1 o
|
|
/1 
发表于 2010-11-23 10:51
收藏
淘帖
支持！
反对！