Xpedition叠孔问题求助

ljchan

请问xpedition的叠孔是一定会报DRC错误还是在哪里有设置可以过滤掉这种DRC错误啊？板子是从allegro转换的，DRC检查时，叠孔的地方连通性和间距都会报DRC错误。另外焊盘上的盲孔也会报未连通，而Allegro原文件是没有问题的。谢谢！

hardy

ljchan 发表于 2020-9-22 11:43
是完全重合的，就是多阶盲埋孔，比如1:2和2:3,重叠后就变成了1:3 。从Allegro转过来是显示1:3，可以拖开 ...

& W9 a: b5 [, A6 t( q+ w: {' o那你在setup菜单下setup parameters把同网络的孔间距设成0

lilino

你一个个确认，是已知的问题就可以忽略该DRC

ljchan

lilino 发表于 2020-9-22 09:58
你一个个确认，是已知的问题就可以忽略该DRC

' x) O2 N5 y' p( X8 R我的意思是Xpedition的叠孔是一定会报这种错误还是可以通过设置不报这种错误？因为对Xpedition不熟。谢谢！
% {5 T1 p" d. j6 E  O

hardy

你说的叠孔是什么样子，重合在一起的还是有交叉，这种应该要避免。不查可以关闭相同网络的检查

ljchan

hardy 发表于 2020-9-22 10:50
你说的叠孔是什么样子，重合在一起的还是有交叉，这种应该要避免。不查可以关闭相同网络的检查

  ]$ W5 g0 }) t6 j7 z/ }1 w! ^是完全重合的，就是多阶盲埋孔，比如1:2和2:3,重叠后就变成了1:3 。从Allegro转过来是显示1:3，可以拖开变成1:2和2:3两个Via，这种孔在Xpedition里DRC会报间距和连通性错误，但如果不是用Allegro转换的文件，这种叠孔好像又不报错，因此想问一下是否哪里设置有问题（我测试这两个文件时，DRC检查的设置是一样的）。