应对FPGA/SDI子系统中的高速板布局挑战

sss71771

　简介

　　电视和影院已经进入数字时代。视频图像曾以标准传输率(270Mb/s)传输，后来升级到高传输率(1.485Gb/s)，现在已上升到3Gb/s。更高传输率实现了更高分辨率的娱乐图像传输，但同时也使硬件工程师和物理布局设计师面临着更大的挑战。很多视频系统都采用多功能FPGA和多传输率SDI集成电路，以支持高性能视频在长距离的传输。FPGA需要高密度、细迹线宽度的传输，而高速模拟SDI传输需要阻抗匹配和信号保真。本论文概述了硬件工程师面临的挑战，并为处理这些挑战提供了建议。

　　FPGA/SDI子系统

　　在典型的FPGA/SDI板中，数字视频信号在BNC（卡拴式同轴接头）与高性能SDI75?迹线模拟集成电路之间传输。FPGA和SDI集成电路之间的互连包含通过FPGA细间距球栅发送的多对100?差分信号。其中一个布局难点是75?单端迹线和100?差分迹线的共存。通常，这两种迹线在元件所在顶层上传输。适合75?的迹线宽度对于100?迹线可能过宽。图1是FPGA/SDI的示意框图，显示75?和100?的两个区。

wuke8

其中一个布局难点是75?单端迹线和100?差分迹线的共存。通常，这两种迹线在元件所在顶层上传输。