对于PCB设计重要线信号处理，应该注意哪几点？

uerriup

串行总线的发展一共目前可以总结分为：

时钟并行总线：源同步时钟并行总线：小于 3200Mbps，比如 DDRr1234 系列，MII，EMMC

高速串行总线：最高有
% }& n9 C. y% z9 Z: [2 j0 ]

那么对于这些信号的重要线信号的处理我们在设计过程中应该注意哪几点？

5 ^3 ~; [  x: X! {

younicp

感觉画板从来没注意过

haidaowang

/ M) e5 T; }0 t& L) U7 P
' Q+ L; i! b3 K: a3 t" }

差分走线，信号换层过孔数量，等长长度把控，阻抗控制要求，跨分割的损耗，走线拐角的位置形状，绕线方式对应的插损和回损，布局不妥当造成的一系列串扰和叠层串扰，布局不恰当操作焊盘存在的stub。

/ _! q, K8 F  m) E+ W

1. 差分走线，差分走线严格按照差分仿真所得出的结论，2S,和 3W 的要求进行把控走线，其目的在于增强信号质量的耦合性能，减少信号的回损。

2.

3.

按照对应的器件的等长要求，进行数据的线段匹配长度一致，从而保证数据传输的稳定和数据文件传输时序上的同步。

4.重要线段不能跨分割走线，以免我们的信号会出现回损和插损的产生。

5.信号线的布局尽量不要出现 stub 布局出现

; K$ d5 T2 R7 v

6.通过仿真，其实圆弧走线是最好的，信号没有 reflect 反射，倒角多多少少会有，但是反射没有直角来的明显，当我们设备 A 传输到设备 B 其自然而然的就会有信号在传输过程中存在反射回来我们的设备A，当我们的设备 B 传输到设备 A，同样因为直角的反射，会有信号回到我们的设备 B 中。

1 u, d% X$ o& l: X, J
  _; P. l* c* e# Y" w- x  r

ulppknot

主要是传输线阻抗匹配，等长之类的。建议研究下协议再布线

MyAnswer

在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点：
6 ]- z! x/ }: M, H7 Q( |- F1. 正确选择单点接地与多点接地
6 w& _5 I) ^, s# j低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。
2. 将数字电路与模拟电路分开
' L# _" R5 W$ p5 e, f电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。
3. 尽量加粗接地线
若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm。
4. 将接地线构成闭环路
+ z5 ^1 P: v' w+ L/ I设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。