找回密码
 注册
查看: 7441|回复: 21
打印 上一主题 下一主题

pcie1.0/2.0/3.0的refclk时钟频率

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-9-11 09:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如题,目前在做一个案子,需要用pcie switch扩外设。但是外设从pcie1.0到pcie3.0都有,cpu给的refclk只有一路,通过buff后估计也只有一种时钟。哪位大神了解pcie1.0~3.0的参考时钟频率是否都是100M?! Q9 V  {! J6 W
  • TA的每日心情
    奋斗
    2020-3-27 15:01
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2020-9-11 10:28 | 只看该作者
    是的。如果你的外设有额外要求,可能是其他频率时钟,比如125M,156.25M,具体看手册。The nominal single-ended swing for each clock is 0 V to 0.7 V and a nominal frequency of 100 MHz ±300 PPM.

    点评

    额外要求先不考虑,现在想知道的是从pcie1.0到3.0是否默认时钟都是100M。 我看到pcie规范中写这个参考时钟只是用来给tx/rx做时钟恢复用的。现在有个想法,直接把每个pcie外设提供一个100M的时钟晶振,这样不是更简  详情 回复 发表于 2020-9-14 09:50

    该用户从未签到

    3#
     楼主| 发表于 2020-9-14 09:50 | 只看该作者
    momokoko 发表于 2020-9-11 10:28
    5 {# g) x% ^0 l5 O& v0 S是的。如果你的外设有额外要求,可能是其他频率时钟,比如125M,156.25M,具体看手册。The nominal single- ...

    $ k7 c$ N6 G* q6 a  [% w( n8 b额外要求先不考虑,现在想知道的是从pcie1.0到3.0是否默认时钟都是100M。
    * H3 w; [/ I1 F我看到pcie规范中写这个参考时钟只是用来给tx/rx做时钟恢复用的。现在有个想法,直接把每个pcie外设提供一个100M的时钟晶振,这样不是更简单。不知道是否可行。1 L" o$ D; N2 F
    - z7 c: q  d- ^5 x( O0 t1 a' x8 U
    6 D' M7 u1 M& @! Z

    该用户从未签到

    4#
    发表于 2020-9-24 17:12 | 只看该作者
    用pcie clock buffer. 最便宜. 业界作法

    点评

    实际应用只要1扩2,clk buffer也不一定便宜。我看了几颗buffer都需要配一个100M的晶振,这样看来还不如直接在两个外设上分别用一个100M的晶振。布线也方便。 现在问题是,pcie host提供的时钟是不是都是100M。  详情 回复 发表于 2020-9-29 11:28
  • TA的每日心情
    开心
    2023-7-4 15:39
  • 签到天数: 528 天

    [LV.9]以坛为家II

    5#
    发表于 2020-9-25 15:21 | 只看该作者
    用时钟芯片吗

    该用户从未签到

    6#
     楼主| 发表于 2020-9-29 11:28 | 只看该作者
    gabbana0529 发表于 2020-9-24 17:12
    - q4 T5 w' f' K7 K, I2 w用pcie clock buffer. 最便宜. 业界作法

    9 T$ M% j: n- K! S  U, B实际应用只要1扩2,clk buffer也不一定便宜。我看了几颗buffer都需要配一个100M的晶振,这样看来还不如直接在两个外设上分别用一个100M的晶振。布线也方便。1 B  a9 P$ a6 N) i  ]. o' ~
    现在问题是,pcie host提供的时钟是不是都是100M。
    ( j. ^6 g+ \2 s' B( ~& L7 B4 C* f% h) D/ \- \3 y

      g/ L) F; |0 W

    点评

    两个晶振不同步吧  详情 回复 发表于 2020-9-29 14:44

    该用户从未签到

    7#
    发表于 2020-9-29 12:04 | 只看该作者
    pcie clock不管几代是100Mhz. 这个讯号是differential pair. 对jitter跟位准都有嚴苛要求,應該只有clock gen跟buffer两种选择. 务必确认是pcie compliant. 另外就是你看看cpu有没有专门两路pcie ref clock输出。蛮多都会有至少两路。
    * D) \: A# S$ g" q! D2 i% G2 _4 r没听过配100M晶振的buffer. 上面没有这个脚位. 只有clock gen会配25M晶振. buffer输入也是100Mhz differential pair.% k4 }. s* o6 _- l( B% p

    点评

    说的对  发表于 2021-8-30 20:10
    好的,谢谢。知道了refclk是100M就好办了。 目前cpu输出的pcie只有一路,我们需要加pcie switch。refclk没有多余的。  详情 回复 发表于 2020-9-29 13:25

    该用户从未签到

    8#
     楼主| 发表于 2020-9-29 13:25 | 只看该作者
    gabbana0529 发表于 2020-9-29 12:04( e- J% k. |* f1 s; E+ r$ I
    pcie clock不管几代是100Mhz. 这个讯号是differential pair. 对jitter跟位准都有嚴苛要求,應該只有clock g ...
    " c2 b% z; y, [- l" c
    好的,谢谢。知道了refclk是100M就好办了。/ I' D/ ^) n3 J& j. M
    # Z  d8 B% ^* `  F+ g$ n/ I
    目前cpu输出的pcie只有一路,我们需要加pcie switch。refclk没有多余的。
    $ v2 s/ C! J0 Q; \0 B
    ( \' {! f1 D8 G
    1 p! Y% }) Z6 w* k8 Z- r
  • TA的每日心情
    开心
    2021-2-25 15:13
  • 签到天数: 22 天

    [LV.4]偶尔看看III

    9#
    发表于 2020-9-29 14:44 | 只看该作者
    huo_xing 发表于 2020-9-29 11:28
    " z6 g7 W2 \. q# L6 b实际应用只要1扩2,clk buffer也不一定便宜。我看了几颗buffer都需要配一个100M的晶振,这样看来还不如直 ...

    - o, Z% t+ b8 _+ T% ^. _两个晶振不同步吧
    " ^" `% t) @6 y* @. @+ z! J3 W( k

    点评

    这个本来就不需要同步功能。refclk的功能是给device恢复时钟用的。 可以去看所有的pcie外设定义,都会有CLKREQ#这个信号,是用来向host申请时钟用的。如果device本地有这个时钟,就不需要外部时钟了。  详情 回复 发表于 2020-9-29 15:03

    该用户从未签到

    10#
     楼主| 发表于 2020-9-29 15:03 | 只看该作者
    startostar 发表于 2020-9-29 14:441 K- ^) p6 r9 @  E8 b/ f
    两个晶振不同步吧
    ; x, g. L% j2 F
    这个本来就不需要同步功能。refclk的功能是给device恢复时钟用的。2 a7 h% |2 t8 d, q
    可以去看所有的pcie外设定义,都会有CLKREQ#这个信号,是用来向host申请时钟用的。如果device本地有这个时钟,就不需要外部时钟了。5 W& j4 b$ c% t, [. y- p
    5 w& w. X9 s6 \( X9 P& W5 F

    - m7 k. B0 V/ n' q5 ^. C' ^
  • TA的每日心情
    开心
    2025-5-28 15:36
  • 签到天数: 1112 天

    [LV.10]以坛为家III

    11#
    发表于 2020-10-5 06:19 | 只看该作者
    谢谢分享

    “来自电巢APP”

    该用户从未签到

    12#
    发表于 2020-10-6 18:30 来自手机 | 只看该作者
    Pcie可以跨时钟域,所以可以设备各自用自己的refclk. 但一般情况,在同一块PCB上,就共用同一个时钟buffer出来的refclk,多块PCB的话,就自配refclk。refclk也不一定非100MHz不可,常见到FPGA带以太网的就和pcie共用一个125MHz时钟。

    该用户从未签到

    13#
    发表于 2020-10-6 23:29 | 只看该作者
    huo_xing 发表于 2020-09-29 15:03:47
    # b6 {+ \+ M8 Y( e6 h8 N/ p4 l" A' @[quote]startostar 发表于 2020-9-29 14:44* e, N( M1 p/ n. G7 L
    两个晶振不同步吧

    4 c( N% s. e# K! K5 ^5 q这个本来就不需要同步功能。refclk的功能是给device恢复时钟用的。
    % V! Z  b* E' T' l可以去看所有的pcie外设定义,都会有CLKREQ#这个信号,是用来向host申请时钟用的。如果device本地有这个时钟,就不需要外部时钟了。
    . U& {  c. W( v% W1 b$ f9 i0 v+ R3 ~' i2 ^

    : I: {9 e' h& F) F/ ]: g! v' Y[/quote]
    1 Q# k" Q* F5 k4 H# V% j
    2 {9 q) k; b, |1 p+ F+ r你用的平台没要求时钟同源吗?/ I/ P, h- Q" D% ~

    “来自电巢APP”

  • TA的每日心情
    开心
    2022-10-31 15:08
  • 签到天数: 393 天

    [LV.9]以坛为家II

    14#
    发表于 2020-10-9 10:36 | 只看该作者
    refclk都是100MHZ
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-28 18:04 , Processed in 0.093750 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表