TA的每日心情 | 开心 2019-11-20 15:05 |
---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
印制电路板DFM通用技术要求 7 n2 o" i) L$ m" q
本标准规定了单双面印制电路板可制造性设计的通用技术要求,包括材料、尺寸和公差、印制导线和焊盘、金属化孔、导通孔、安装孔、镀层、涂敷层、字符和标记等。作为印制板设计人员设计单双面板(Single/Double sided board)时参考:4 L$ a8 ?! r& ?4 C
1-般要求' q2 a! h; d2 y1 D. m7 o) B1 F X W. T
1.1本标准作为PCB设计的通用要求,规范PCB设计和制造,实现CAD与CAM的有效沟通。! j4 v5 ]9 W0 {& F6 E
1.2我司在文件处理时优先以设计图纸和文件作为生产依据。
8 q: f5 J- a4 S: [6 Z, S2 PCB材料9 i. C' ?. Z7 g0 q; e7 H% R. d
2.1基材1 a' L; O( O0 I- f/ l
PCB的基材一般采用环氧玻璃布覆铜板,即FR4。(含 单面板)
& [3 I' C2 \0 U) u6 U& f0 y, p2.2铜箔' j6 }/ y# l5 P/ m5 s$ M
a) 99.9%以上的电解铜;. F/ q5 i+ g% `9 m0 T
b)双层板成品表面铜箔厚度235μm (10Z) ;有特殊要求时,在图样或文件中指明。
g$ T( u9 Z3 P+ n1 O3 _" C& z3 PCB结构、尺寸和公差
, w4 f$ H' [- T+ u4 ]. |3.1结构4 E. ?9 y i1 C+ s0 f) r) J
a)构成PCB的各有关设计要 素应在设计图样中描述。外型应统一用Mechanical 1 layer (优先)或Keep out layer表示。若在设计文件中同时使用,一般keep out layer用来屏蔽,开孔,而用mechanical 1表示成形。
' i, J. x+ N, S9 _5 l& |! ?b)在设计图样中表示开长SLOT孔或镂空,用Mechanical 1 layer画出相应的形状即可。$ a( ~! ]1 E4 O/ {3 Z" H8 @% ^# X" r
3.2板厚公差
: m; R' `3 X8 u成品板厚0.4~1.0mm 1.1-2.0mm 2.1-3.0mm. Q/ i* d& A0 S: I* I# O0 \3 h
公差+0.13mm +0.18mm +0.2mm
) Q# u- S. V+ y3.3外形尺寸公差:/ G9 Y& v+ L& x! h% |% V5 M0 ~
PCB外形尺寸应符合设计图样的规定。当图样没有规定时,外形尺公差为+0.2mm。(V-CUT产品除外); g( c5 G% h: e) O" |5 e5 r) R
3.4平面度(翘曲度)公差3 E* u7 \' i7 o" R0 T! c7 X4 `* |
PCB的平面度应符合设计图样的规定。当图样没有规定时,按以下执行
8 W/ q) X* C1 C. m( y6 m7 c成品板厚0.4~1.0mm 1.0~3.0mm5 ^0 W3 S6 Z; F$ L( z2 h$ M
翘曲度有SMTs0.7%;无SMT≤1.3%有SMT≤0.7%;无SMT≤1.0%
9 q+ U O& W1 r v. }4印制导线和焊盘; j$ H3 X! h! c0 n( [: Z
4.1布局
9 `3 G+ }7 H `- y8 @* m) Ma)印制导线和焊盘的布局、线宽和线距等原则上按设计图样的规定。但我司会有以下处理:适当根据I艺要求对线宽、PAD环宽进行补偿,单面板一般我司将尽量加大PAD,以加强客户焊接的可靠性。
4 v9 s9 m. J( r* p$ nb)当设计线间距达不到工艺要求时(太密可能影响到性能、可制造性时), 我司根据制前设计规范适当调整。# k' n. p& S2 }5 {( u- e
c)我司原则上建议客户设计单双面板时,导通孔(VIA) 内径设置在0.3mm以上,外径设置在0.7mm以上,线间距设计为8mil,线宽设计为8mil以 上。以最大程度的降低生产周期,减少制造难度。
1 o- f' {. g3 h7 a. Kd)我司最小钻孔刀具为0.3,其成品孔约为0.15mm。最小线间距为6mil。最细线宽为6mi。(但制造周期较长、 成本较高)4 P/ D+ [- p% ~
4.2导线宽度公差( V" ? c% M4 P' P
印制导线的宽度公差内控标准为+15%
$ W& F2 f& m, Q8 T# f: R* H" b4.3网格的处理
+ V! C( p% w; h; j& ma)为了避免波峰焊接时铜面起泡和受热后因热:应力作用PCB板弯曲,大铜面上建议铺设成网格形式。
1 E. v" m/ ]; R" b4 O0 e4 r5 db)其网格间距≥10mil(不低于8mil),网格线宽210mil (不低于8mil) 。" b8 @" Z, T. r( D8 d7 R. C
4.4隔热盘(Thermal pad)的处理
+ Z. Q! |3 e0 @5 n) I# q! ?在大面积的接地(电)中,常有元器件的腿与其连接,对连接腿的处理兼顾电气性能与工艺需要,做成十字花焊盘(隔热盘), 可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。
! k7 s- a' ` ]. Q) z3 v5孔径(HOLE)( m3 o6 j- r. l4 I# a& H
5.1金属化(PHT)与非金属化(NPTH)的界定1 {9 X* O% G! e% y6 w2 O
a)我司默认以下方式非金属化孔:9 E( F& q1 E- g4 Q+ e
当客户在protel99se高级属性中(Advanced菜 单中将plated项勾去除)设置了安装孔非金属化属性,我司默认为非金属化孔。3 s* g( O5 S( b$ M2 u& ~! B
当客户在设计文件中直接用keep out layer或mechanical 1层圆弧表示打孔(没有再单独放孔),我司默认为非金属化孔。6 i; z' s! E2 ^& v
当客户在孔附近放置NPTH字样,我司默认为此孔非金属化。
6 _+ R4 _! I6 I$ Q8 P/ M/ N* P% {当客户在设计通知单中明确要求相应的孔径非金属化(NPTH), 则按客户要求处理。
2 q. k! ~7 a2 x" Nb)除以上情况外的元件孔、安装孔、导通孔等均应金属化。
7 s8 o3 }4 c8 s! s( V4 v4 ~) M2 v+ o, J5.2孔径尺寸及公差
' X! q8 S; A5 L" f* r$ ra)设计图样中的PCB元件孔、安装孔默认为最终的成品孔径尺寸。孔径公差-般为+3mil (0.08mm) ;3 }3 J/ ]9 C G5 q, v) T* I
b)导通孔(即VIA孔)我司-般控制为:负公差无要求,正公差控制在+ 3mil (0.08mm) 以内。
* E4 |# Z* m. D4 u7 k5.3厚度3 @& X# w0 W0 Q9 L( l$ y4 g1 O
7 g J1 |, p) ?0 I! C
金属化孔的镀铜层的平均厚度一般不小于20μm, 最薄处不小于18μm。
: R0 ?2 t- s5 Z1 ?1 b0 D( F7 ]0 ?7 ^5.4孔壁粗糙度
( [0 f- V! e1 ~' qPTH孔壁粗糙度一般控制在≤ 32um
; e1 I( j4 I/ l( }5.5 PIN孔问题2 U+ c; s2 j. o5 \! s: n& ` A D
a)我司数控铣床定位针最小为0.9mm,且腚位的三个PIN孔应呈三角形。' W7 K9 u$ B9 ]# W. L% o- n8 @$ H
b)当客户无特殊要求,设计文件中孔径均< 0.9mm时,我同将在板中空白无线路处或大铜面上合适位加PIN孔。4 z) z: o. C) I& r% ]5 H7 t, P7 h
5.6 SLOT孔(槽孔)的设计7 L0 a% ^* V8 {2 B- I: N4 Y1 u
a)建议SLOT孔用Mechanical 1 layer (Keep out layer)咄其形状即可;也可以用连孔示,但连孔应大小一致,且孔中心在同-条水平线上。
' D& E6 o W2 _* Z! lb)我司最小的槽刀为0.65mm。
+ n0 I$ h( s9 Tc)当开SLOT孔用来屏蔽,避免高低压之间爬电时,建议其直径在1 .2mm以上,以方便加工。* E. O7 A9 c7 C! g* n, a
6阻焊层
$ z" g( Y; u% s: O5 C& l: Z6.1涂敷部位和缺陷+ u8 ^1 o) _4 F8 F) m6 o
a)除焊盘、MARK点、测试点等之外的PCB表面,均应涂敷阻焊层。0 W+ q/ B- M, a. N5 b
b)诺客户FILL或TRACK表示的盘,则必须在阻焊层(Solder mask)层画出相应大小的图形,以表示该处上锡。(我司强烈建议设计前不用非PAD形式表示盘)
; t$ ], c& p; Q/ H$ mc)若需要在大铜皮_上散热或在线条上喷锡,则也必须用阻焊层(Solder mask)层画出相应大小的图形,以表示该处上锡。
; n" j& ?$ s% g* Y& j8 u! z8 F6.2附着力1 F* C3 ^, _5 P: q) a3 L; f
阻焊层的附着力按美国IPC-A-600F的2级要求。
: {6 Q1 G# T! @ C! M. M+ {+ [" a6.3厚度
1 ?! A4 S+ X7 b阻焊层的厚度符合下表:, o# U% G, P5 ^4 ~
线路表面线路拐角基材表面≥10μm≥8μm 20~30μm
( a& F0 m8 E3 J. s H% O7字符和蚀刻标记
3 M& ~. z) s" v! X; Q, y7.1基本要求.) n1 D# k3 z% O; K' W" y3 T) |
a) PCB的字符一般应该按字高30mil、 字宽5mil、 字符间距4mill以 上设计,以免影响文字的可辨性。8 i& o8 b0 h7 L* z+ k/ @& R! u) L
b)蚀刻(金属)字符不应与导线桥接,并确保足够的电气间隙。一般设计按字高30mil、 字宽7mil以 上设计。
& [# ?0 s) j2 w+ }, [ L; L% ]c)客户字符无明确要求时,我同-般会根据我司的工艺要求,对字符的搭配比例作适当调整。6 m2 E& A! F0 ~
d)当客户无明确规定时,我司会在板中丝印层适当位置根据我司工艺要求加印我司商标、料号及周期。, Q" ~) C' c g' K( i; ^
% G+ Z+ {" @) @' X! C! V+ e7 c" J
7.2字上PAD\SMT的处理" E; K3 |# x4 i) m2 l7 Y( g' b2 h
盘(PAD)_上不能有丝印层标识,以避免虚焊。当客户有设计.上PAD\SMT时,我同将作适当移动处理,原则是不影响其标识与器件的对应性。6 D0 f/ G9 F5 i% r
8层的概念及MARK点的处理4 G. s' N+ I2 z! w7 K, a' ]" y- c4 e
层的设计% h+ b$ C" [9 X1 U: ~+ |8 k
8.1双面板我司默认以顶层(即Top layer)征视面, topoverlay丝印层字符为正。" G$ @3 f4 }1 o7 a
8.2单面板以顺层(Top layer)画线路层(Signal layer),则表示该层线路为正视面。- M* U6 S; r) O& S/ q! k P* k
8.3单面板以底层(Top layer)画线路层(Signal layer) , 则表示该层线路为透视面。9 U" c: k* G6 H/ H1 X8 A' T4 G
MARK点的设计1 w: u' d; E( @7 F6 ?+ D
8.4当客户为拼板文件有表面贴片(SMT)需用Mark点定位时,须放好MARK,为圆形直径1.0mm。
$ ~# U1 S6 h% E3 j5 f1 p8.5当客户无特殊要求时,我司在Solder Mask层放置-个01.5mm的圆弧来表示无阻焊剂, 以增强可识别性。
: w/ ^# y5 G' H" }8.6当客户为拼板文件有表面贴片有工艺边未放MARK时,我司-般在工艺边对角正中位骼加一个MARK点;当客户为拼板文件有表面贴片无工艺边时,一般需与客户沟通是否需要添加MARK。- I1 v9 g8 [$ @0 G( X6 \7 @
9关于V-CUT (割V型槽) {0 h0 V! f3 E6 W3 i5 {
9.1 V割的拼板板与板相连处不留间隙但要注意导体与V割中心线的距离。- -般情况下V-CUT线两边的导体间距应在0.5mm以上,也就是说单块板中导体距板边应在0.25mm以上。
' p* C; a' U3 n9 B( z9 h5 b9.2 V-CUT线的表示方法为:一般外形为keep out layer (Mech 1)层表示,则板中需V割的地方只需用keep out layer(Mech 1)层画出并最好在板连接处标示V-CUT字样。
+ R5 e1 ^/ Q* u6 H9.3如下图,一般V割后残留的深度为1/3板厚,另根据客户的残厚要求可适当调整。9 m' @ h3 E1 N2 Q* u) N
9.4 V割产品掰开后由于玻璃纤维丝有被拉松的现象,尺时会略有超差,个别产品会偏大0.5mm以上。, P; r; X. m6 _$ J8 I3 K2 S; P
9.5 V-CUT只能走直线,不能走曲线和折线;呵拉线板厚-般在0.8mm以 上。
# l$ E7 I% l* s; k/ q10表面处理工艺/ h; u) U6 {) t. W5 [7 h
当客户无特别要求时,我司表面处理默认采用热风整平(HAL) 的方式。(即喷锡: 63锡/37铅)
" D) u3 U& p/ G8 t( b! ^% Z以上DFM通用技术要求(单双面板部分)为我司客户在设计PCB文件时的参考,并希望能就以上方面达成某种一致,以更好的实现CAD与CAM的沟通,更好的实现可制造性设计(DFM) 的共同目标,好的缩短产品制造周期,降低生产成本。
- K0 D: J) f3 v' x' m% W
8 p5 B* x0 T3 t4 _! [$ v9 n
- D8 l5 q9 S4 p4 g% Q, H4 [1 Z0 e% Z' B! Y
|
|