PCB布局设计检视要素布局的DFM要求

zxshunine

      1 已确定优选工艺路线，所有器件已放置PCB板面。

6 u0 u  a* ^) e* d% F
　　2 坐标原点为板框左、下延伸线交点，或者左下边插座的左下焊盘。

4 j6 z! h7 X6 [/ Z9 o
8 p* L5 X3 S4 Q2 m: I3 |* U　　3 PCB实际尺寸、定位器件位置等与工艺结构要素图吻合，有限制器件高度要求的区域的器件布局满足结构要素图要求。
' |8 G# }" A  ^2 A
  Q% S' @& x! R$ e& _
　　4 拨码开关、复位器件，指示灯等位置合适，拉手条与其周围器件不产生位置干涉。
3 b  Y) n% P9 i( b. q0 e

　　5 板外框平滑弧度197mil，或者按结构尺寸图设计。


　　6 普通板有200mil工艺边；背板左右两边留有工艺边大于400mil，上下两边留有工艺边大于680mil。 器件摆放与开窗位置不冲突。
& \! w& q+ _' m6 I

　　7 各种需加的附加孔（ICT定位孔125mil、拉手条孔、椭圆孔及光纤支架孔）无遗漏，且设置正确。
& h9 {9 S, l1 _3 Q4 K: S) B

4 X- w7 y2 ~$ a/ e　　8 过波峰焊加工的器件pin间距、器件方向、器件间距、器件库等考虑到波峰焊加工的要求。

- X! |9 M6 o- {$ f9 _2 q5 z
　　9 器件布局间距符合装配要求：表面贴装器件大于20mil、IC大于80mil、BGA大于200mil。

  l7 h; x1 D1 t7 `% F5 O( z7 Z
% L2 j; u: r6 t1 A" o　　10 压接件在元件面距高于它的器件大于120mil，焊接面压接件贯通区域无任何器件。


3 v1 U: \$ R+ L/ J! R6 j# M5 D9 D　　11 高器件之间无矮小器件，且高度大于10mm的器件之间5mm内未放置贴片器件和矮、小的插装器件。
: s# t( R8 U* S
  q& S- f0 E; B0 M* h# D( |- p9 G
　　12 极性器件有极性丝印标识。同类型有极性插装元器件X、Y向各自方向相同。

+ g: E" r" x6 W  v: {
　　13 所有器件有明确标识，没有P*，REF等不明确标识。


* F! R$ v# ^5 X0 y( l　　14 含贴片器件的面有3个定位光标，呈"L"状放置。定位光标中心离板边缘距离大于240mil。


　　15 如需做拼板处理，布局考虑到便于拼版，便于PCB加工与装配。
  I  z' e; \0 a+ n, Y9 O! p, i3 b
( _8 N3 r& C( C4 U
　　16 有缺口的板边（异形边）应使用铣槽和邮票孔的方式补齐。邮票孔为非金属化空，一般为直径40mil，边缘距16mil。
: N) R. {  ~& l

/ p9 c9 X; l6 p& o  P& W　　17 用于调试的测试点在原理图中已增加，布局中位置摆放合适。

  w. K: ]8 w  p( B5 F: c3 ^
% O' V; ?; e* h  F* d+ i9 B( D　　布局的热设计要求18 发热元件及外壳裸露器件不紧邻导线和热敏元件，其他器件也应适当远离。


6 ]0 a$ A5 H2 I# E　　19 散热器放置考虑到对流问题，散热器投影区域内无高器件干涉，并用丝印在安装面做了范围标示。

/ j- p* h* a* r. R
　　20 布局考虑到散热通道的合理顺畅。

6 s6 b% K( k: d
　　21 电解电容适当离开高热器件。
- L3 j  M7 M' ]! Y

　　22 考虑到大功率器件和扣板下器件的散热问题。
+ R3 A; k6 j+ E. a& U2 O
: P  [  I9 M3 D5 x7 v- V
& {" N: i. J% V5 [( C& U8 q　　布局的信号完整性要求23 始端匹配靠近发端器件，终端匹配靠近接收端器件。
, }( W! i% g, y: A4 ?  v
+ o" ^( e0 j& P* M* g2 {6 B
　　24 退耦电容靠近相关器件放置25 晶体、晶振及时钟驱动芯片等靠近相关器件放置。


　　26 高速与低速，数字与模拟按模块分开布局。
6 \4 U8 a$ {* J* K: P7 y- p

　　27 根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求。
" F% [7 y& x* k  n' ?# h% w+ H! F
! s+ A8 r  d. c3 _8 T' r
- _4 v  r8 }0 R+ L# G4 n7 |　　28 若为改板设计，结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。

0 Q4 d0 T8 D/ q4 ~
' P( N7 j% r  r　　29 对同步时钟总线系统的布局满足时序要求。
1 M# f" Y' e8 o- V
$ E6 s* z# g" z1 M1 p) w
　　EMC要求30 电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置。 有多个电感线圈时，方向垂直，不耦合。

, b8 ]/ Q# d' C, I! A- l2 H  a
　　31 为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感器件和强辐射器件。
$ X3 w0 B0 I( o: M* L$ x
( k: v. `+ X- x$ u7 `1 i
　　32 接口器件靠近板边放置，已采取适当的EMC防护措施（如带屏蔽壳、电源地挖空等措施），提高设计的EMC能力。

3 `0 N$ n5 S# ^" [
　　33 保护电路放在接口电路附近，遵循先防护后滤波原则。
% g3 I* y* r, d" l$ X9 @9 s
5 ?- H2 O! Y: S2 E; j9 ?' v2 Y9 x4 ]
　　34 发射功率很大或特别敏感的器件（例如晶振、晶体等）距屏蔽体、屏蔽罩外壳500mil以上。
: E. K! G5 s+ N) k( w  K! T5 p
! w. j' |0 w% R  U+ K  v/ n
. x9 u9 [! T7 q! I　　35 复位开关的复位线附近放置了一个0.1uF电容，复位器件、复位信号远离其他强干扰器件、信号。

% q4 {. H9 M* B4 T/ p
- R2 i, @" Q, i　　层设置与电源地分割要求37 两信号层直接相邻时须定义垂直布线规则。
0 E7 ^& a( x8 I' J; b( @/ k$ e
1 C+ \1 B' N# @* f" @
　　38 主电源层尽可能与其对应地层相邻，电源层满足20H规则。
; U# I  f+ E- X1 ^5 g! @

, \  `! S: }  D# ^/ d" ~) F2 V2 N1 u　　39 每个布线层有一个完整的参考平面。
2 N8 i! s9 i! O1 `; c6 [. ^

　　40 多层板层叠、芯材（CORE）对称，防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。

& F7 v& M/ @! {
　　41 板厚不超过4.5mm，对于板厚大于2.5mm（背板大于3mm）的应已经工艺人员确认PCB加工、装配、装备无问题，PC卡板厚为1.6mm。
+ V5 s% {  K9 S
2 v' C) B2 [; M# q) D
　　42 过孔的厚径比大于10:1时得到PCB厂家确认。

! B( n) B. q/ {  U# X" W1 D  i4 I
　　43 光模块的电源、地与其它电源、地分开，以减少干扰。
. ~- ]% R. `/ M- G0 Y) W

  R8 \1 t; Y% J' v　　44 关键器件的电源、地处理满足要求。

9 w4 \' f5 O2 S" {! E# e2 ~+ g: L
　　45 有阻抗控制要求时，层设置参数满足要求。


- a/ ?' m% R! |" e4 }" `. Y　　电源模块要求46 电源部分的布局保证输入输出线的顺畅、不交叉。

! ^9 Y' O+ F# x" k! R, D. b1 u
  M1 m) c$ R0 e' Z& k2 ]! f0 \　　47 单板向扣板供电时，已在单板的电源出口及扣板的电源入口处，就近放置相应的滤波电路。
% A! _) D9 l) N+ }4 A$ \! B
5 G9 g, x' z) f) W8 q& L2 I8 ~
  ~0 g' {3 f( J3 D, |　　其他方面的要求48 布局考虑到总体走线的顺畅，主要数据流向合理。
/ W* ^. L8 t* p. y3 v6 W! x0 I& E

. O! R; a0 B$ O& i. h8 |# B　　49 根据布局结果调整排阻、FPGA、EPLD、总线驱动等器件的管脚分配以使布线最优化。


9 Z8 `$ Y/ t+ A( N　　50 布局考虑到适当增大密集走线处的空间，以避免不能布通的情况。
4 Z1 S" W& H0 I) ?

- j" c9 `& }9 h1 L! T　　51 如采取特殊材料、特殊器件（如0.5mmBGA等）、特殊工艺，已经充分考虑到到货期限、可加工性，且得到PCB厂家、工艺人员的确认。


　　52 扣板连接器的管脚对应关系已得到确认，以防止扣板连接器方向、方位搞反。
$ E5 g2 G! q( V4 V$ o: w
0 O- C: n! w) B2 j! X, H+ |
- n" T& E0 E/ E( _( b　　53 如有ICT测试要求，布局时考虑到ICT测试点添加的可行性，以免布线阶段添加测试点困难。
& C1 O: z2 ~4 g0 U2 _
; l  T8 P3 L0 x/ O' k. U8 ^
　　54 含有高速光模块时，布局优先考虑光口收发电路。
! ?/ }% L& a& X

5 z8 `" Z* `9 ?5 o. l　　55 布局完成后已提供1:1装配图供项目人对照器件实体核对器件封装选择是否正确。

  L* v# e/ j% Z8 H
6 t0 V- k+ @% ?3 U' v6 F8 D　　56 开窗处已考虑内层平面成内缩，并已设置合适的禁止布线区。
3 }0 l' L. I5 n  c) O7 B' I( z% [1 z

somethingabc

学习了，有些细节以前都没注意