找回密码
 注册
关于网站域名变更的通知
查看: 3763|回复: 3
打印 上一主题 下一主题

求助capture原理图导入allegro PCB Editor

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-10-27 14:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
求助capture原理图导入allegro PCB Editor
" g% d0 t2 g! I4 h+ {4 ^    刚刚学习allegro,请问网表导入allegro PCB Editor时要怎么设置?导入网表之前要做些什么准备?
6 N. v" s" {" Q+ i# D1 B在原理图中我把原件的PCB footprint都填上了,跟allegro里面的封装名一致。其实令我很疑惑的是,仅仅
9 l* I. ~: w/ H& x8 B* X" S  X是在导入网表前设置了网表的路径,却没有具体选择是哪个网络表,加入我的指定路径里有很多个网表,那
' t( u  m! o1 h3 J岂不是很乱,所以我把原理图的名字和PCB 都取同样的名字,而且存放的路径都一样。但是都不能导入,我怀疑是allegro里要设置封装的路径,请大家指教,谢谢
, k. M9 B8 T9 H6 ~* N. D下面是导入错误提示5 D3 e) }$ M! T1 T0 `/ T! j
cadence Design Systems, Inc. netrev 15.7 Wed Oct 27 14:42:35 2010
+ I7 ~" _. w4 {  r$ s(C) Copyright 2002 Cadence Design Systems, Inc.
' k6 R% h. J  H, V0 s' _------ Directives ------' p8 n2 M1 ]. J0 J2 q8 g! }
RIPUP_ETCH FALSE;) B3 n/ @, B* p4 v: m; g9 A1 y/ m6 J3 q
RIPUP_SYMBOLS ALWAYS;* }# [3 n  z4 `6 B
MISSING SYMBOL AS ERROR FALSE;
7 N0 n3 d# d! n; _3 `SCHEMATIC_DIRECTORY 'E:/Cadence/work/pad';* b; O0 J! C# {% }5 k3 O  ^( K
BOARD_DIRECTORY '';0 [, Z$ Q4 [! l1 [  k: L6 c, h! K
OLD_BOARD_NAME 'E:/Cadence/work/pad/MYDSIGNE.brd';) z# ^4 K. Z, ?% }2 E1 s( h. G
NEW_BOARD_NAME 'E:/Cadence/work/pad/MYDSIGNE.brd';/ N, q5 V2 C* ?
CmdLine: netrev -$ -5 -i E:/Cadence/work/pad -y 1 E:/Cadence/work/pad/#Taaaaaa03360.tmp/ b# O( H% _0 A5 F6 o% k& b
------ Preparing to read pst files ------2 g( b8 b# O# _7 O, w0 L6 U
9 R1 X& @6 Z+ x4 N& E" X# Q' M9 p
#1   ERROR(24) File not found( o! Y$ L; y5 U/ U  t4 A
     Packager files not found
& l) b- I) M% f  K0 {5 |6 x#2   ERROR(102) Run stopped because errors were detected
& }% K+ O, \1 I1 _4 I& z* z+ J' _netrev run on Oct 27 14:42:35 2010
$ C1 ~" J, F% L+ i" z3 J$ u5 r   COMPILE 'logic': K) {# n3 K5 H
   CHECK_PIN_NAMES OFF
! X! T, s0 K' D( q   CROSS_REFERENCE OFF
6 _6 {  v# ?/ j1 x3 `   FEEDBACK OFF
' r9 x, x( v1 S. H! ]- t! g   INCREMENTAL OFF
+ u! N/ e, p0 _3 I2 l' F   INTERFACE_TYPE PHYSICAL
0 z( D- F3 S, i& S3 q* c& T/ S7 D* R   MAX_ERRORS 5001 w0 @# v( i: Q5 ~
   MERGE_MINIMUM 5
- ?% O' s  K" Y/ Y: t$ I% C   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'7 i% p/ m5 g8 j
   NET_NAME_LENGTH 24
( o$ o6 i/ O* }1 I6 U0 l   OVERSIGHTS ON, g5 X1 u2 n  Z: ]& S, J
   REPLACE_CHECK OFF
% N! j9 A5 M- @( @* B   SINGLE_NODE_NETS ON) }: Z- i8 z. W0 [3 X; p9 _/ M
   SPLIT_MINIMUM 0
8 r1 N0 q2 @4 [, |3 {. K   SUPPRESS   201 w- P. O, j7 l9 C6 X
   WARNINGS ON
+ p  ?( f& `$ V( {& k8 w  2 errors detected& t, X3 g- \  S7 q
No oversight detected. y, h# m9 F8 x( h
No warning detected7 V$ V0 P8 P- C) M9 B. q) O& j
cpu time      0:00:04
- G2 z0 i8 P9 F2 J4 D- I! z; Yelapsed time  0:00:00
8 z/ n' g* ^/ P
2 Q$ O) }' l2 }, l

该用户从未签到

2#
发表于 2010-10-27 21:49 | 只看该作者
英文已经提示你,封装没找到

该用户从未签到

3#
发表于 2010-10-27 21:51 | 只看该作者
其实可以在capture生成网络表,自动连接到PCB
  • TA的每日心情
    奋斗
    2025-7-8 15:48
  • 签到天数: 4 天

    [LV.2]偶尔看看I

    4#
    发表于 2012-8-8 18:11 | 只看该作者
    导入的问题还有点不明白...主要是没自己做过完整的流程
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-9 02:34 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表