PoP叠层封装工艺

fordies1

5 b( i7 z( p2 X5 ^
' o. `2 S8 d& H) D  B5 a% jPoP(Package on Package)堆叠装配技术的出现更加模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能，生产成本也得以更有效的控制。对于3G手机PoP无疑是一个值得考虑的优选方案。勿庸置否，随着小型化高密度封装的出现，对高速与高精度装配的要求变得更加关键。相关的组装设备和工艺也更具先进性与高灵活性。元器件堆叠装配（Package on Package）技术必须经受这一新的挑战。
' L0 L7 H5 Z( ~/ F7 }6 U+ x7 `) O封装结构
1 Q2 J8 O6 [& y7 f元器件内芯片的堆叠大部分是采用金线键合的方式( Wire Bonding), 堆叠层数可以从2 层到8 层。STMICRO 声称迄今厚度达40 微米的芯片可以从两个堆叠到八个(SRAM, flash, DRAM)，40 微米的芯片堆叠8 个总厚度为1.6mm，堆叠两个厚度为0.8mm。
器件内置器件(PiP, Package in Package), 封装内芯片通过金线键合堆叠到基板上,同样的堆叠通过金线再将两个堆叠之间的基板键合,然后整个封装成一个元件便是PiP(器件内置器件)。PiP 封装的外形高度较低，可以采用标准的SMT 电路板装配工艺，单个器件的装配成本较低。 但由于在封装之前单个芯片不可以单独测试，所以总成本会高(封装良率问题)，而且事先需要确定存储器结构，器件只能由设计服务公司决定，没有终端使用者选择的自由。
元件堆叠装配(PoP, Package on Package), 在底部元器件上面再放置元器件，逻辑+存储通常为2到4 层，存储型PoP 可达8 层。 外形高度会稍微高些，但是装配前各个器件可以单独测试，保障了更高的良品率，总的堆叠装配成本可降至最低。 器件的组合可以由终端使用者自由选择， 对于3G 移动电话，数码相机等这是优选装配方案。
$ ]2 K! Z7 O3 Q; ^7 N7 z& i- ~% W各种堆叠封装工艺成本比较
4 E% @( O# l7 K电路板装配层次的 PoP
% ]: r' ]5 u' k/ `8 fAmkor PoP 典型结构
$ F- d/ {4 ?1 m2 ?底部PSvfBGA(Package Stackable very thin fine pitch BGA)
  C9 j6 |* I" r5 C0 b  x! n* R顶部Stacked CSP(FBGA, fine pitch BGA)
底部PSvfBGA 结构
外形尺寸10-15mm
中间焊盘间距0.65mm，底部
- d4 s0 ?1 U! k% ~' M 焊球间距0.5mm(0.4mm)
基板FR-5
+ @, L1 Z, c" Q1 @ 焊球材料 63Sn37Pb/Pb-free
$ y- m% Y! p' R6 t+ k顶部SCSP 结构
外形尺寸4-21mm
# K, A1 x# D* b0 C) F2 V底部球间距0.4-0.8mm
基板Polyimide
焊球材料 63Sn37Pb/Pb-free
球径0.25-0.46mm
8 [$ n) t3 c9 k8 B2 G: [底部元件和顶部元件组装后的空间关系
. v) N* e9 a! j, Q" rPoP 装配的重点是需要控制元器件之间的空间关系，如果它们之间没有适当的间隙的话，那么会有应力的存在，而这对于可靠性和装配良率来讲是致命的影响。概括起来其空间关系有以下这些需要我们关注：
. Y$ X1 [# ^" x/ G! r 底部器件的模塑高度(0.27-0.35mm)
" R& j! s, s' ~" B) J 顶部器件回流前焊球的高度与间距e1
回流前，顶部器件底面和底部元件顶面的间隙f1
' b! x7 k$ o7 A+ D& _' }1 B顶部器件回流后焊球的高度与间距e2
回流后，顶部器件底面和底部元件顶面的间隙f2
而影响其空间关系的因素除了基板和元器件设计方面，还有基板制造工艺，元件封装工艺以及SMT 装配工艺，以下都 需要加以关注的方面:
! q: d; P- P9 ~- C( C( F0 T  D焊盘的设计
阻焊膜窗口
焊球尺寸
$ X8 T+ S: D5 u2 F2 b- N 焊球高度差异
$ A. R- x  _# o$ X4 m 蘸取的助焊剂或锡膏的量
! f2 P* }& n: L* T7 Q 贴装的精度
回流环境和温度
7 |6 {% V" O2 f; E元器件和基板的翘曲变形
) N* Q. g/ }0 y2 u8 v8 K; q' _底部器件模塑厚度

# l9 S. D% N* v4 X7 E0 VSMT工艺流程
4 A2 z1 g# y. Z' o7 m& [典型的SMT 工艺流程:
' r( N! T3 J) u1 e$ o1. 非PoP 面元件组装(印刷、贴片、回流和检查)
7 K1 Z3 i1 P) G0 c* h2. PoP 面锡膏印刷
3. 底部元件和其它器件贴装
4. 顶部元件蘸取助焊剂或锡膏
5. 顶部元件贴装
6. 回流焊接及检测
顶层CSP 元件这时需要特殊工艺来装配了，由于锡膏印刷已经不可能，除非使用特殊印刷钢网(多余设备和成本,工艺复杂), 将顶层元件浸蘸助焊剂或锡膏后以低压力放置在底部CSP 上。
( U- O, c& ^! O, `! ]$ L6 f
. Y( \. V/ b  f$ K6 w

weqewq

有时候会有内接电容吗？