PoP叠层封装工艺

fordies1

! g9 ^) F4 j9 q) K1 v
PoP(Package on Package)堆叠装配技术的出现更加模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能，生产成本也得以更有效的控制。对于3G手机PoP无疑是一个值得考虑的优选方案。勿庸置否，随着小型化高密度封装的出现，对高速与高精度装配的要求变得更加关键。相关的组装设备和工艺也更具先进性与高灵活性。元器件堆叠装配（Package on Package）技术必须经受这一新的挑战。
7 V- M& P! q3 f1 r. K) z封装结构
元器件内芯片的堆叠大部分是采用金线键合的方式( Wire Bonding), 堆叠层数可以从2 层到8 层。STMICRO 声称迄今厚度达40 微米的芯片可以从两个堆叠到八个(SRAM, flash, DRAM)，40 微米的芯片堆叠8 个总厚度为1.6mm，堆叠两个厚度为0.8mm。
9 D1 c( i8 O" o) h" D$ r  a器件内置器件(PiP, Package in Package), 封装内芯片通过金线键合堆叠到基板上,同样的堆叠通过金线再将两个堆叠之间的基板键合,然后整个封装成一个元件便是PiP(器件内置器件)。PiP 封装的外形高度较低，可以采用标准的SMT 电路板装配工艺，单个器件的装配成本较低。 但由于在封装之前单个芯片不可以单独测试，所以总成本会高(封装良率问题)，而且事先需要确定存储器结构，器件只能由设计服务公司决定，没有终端使用者选择的自由。
. u* m3 o. D" v" u8 R1 K元件堆叠装配(PoP, Package on Package), 在底部元器件上面再放置元器件，逻辑+存储通常为2到4 层，存储型PoP 可达8 层。 外形高度会稍微高些，但是装配前各个器件可以单独测试，保障了更高的良品率，总的堆叠装配成本可降至最低。 器件的组合可以由终端使用者自由选择， 对于3G 移动电话，数码相机等这是优选装配方案。
各种堆叠封装工艺成本比较
7 L. N% y0 z7 p6 f. `电路板装配层次的 PoP
, y; n! v. B% p0 F# A* q5 lAmkor PoP 典型结构
底部PSvfBGA(Package Stackable very thin fine pitch BGA)
9 o: V- V/ _2 m- d' s, N" N顶部Stacked CSP(FBGA, fine pitch BGA)
底部PSvfBGA 结构
外形尺寸10-15mm
. ^1 n0 {+ _9 ^3 B. E; v* }! l 中间焊盘间距0.65mm，底部
, s* K" I! I, X( Z4 L4 o. t0 w 焊球间距0.5mm(0.4mm)
: P0 i4 d. e' G9 M1 Q! C! r基板FR-5
焊球材料 63Sn37Pb/Pb-free
: r8 F- W: G& k' A6 _. i; w( H- x顶部SCSP 结构
外形尺寸4-21mm
底部球间距0.4-0.8mm
2 j1 E: z0 m6 G" G4 b. u& g- o, v基板Polyimide
焊球材料 63Sn37Pb/Pb-free
& w  i6 Z$ ~% u0 s$ s$ g 球径0.25-0.46mm
  u' ^; p. v, b+ ?底部元件和顶部元件组装后的空间关系
PoP 装配的重点是需要控制元器件之间的空间关系，如果它们之间没有适当的间隙的话，那么会有应力的存在，而这对于可靠性和装配良率来讲是致命的影响。概括起来其空间关系有以下这些需要我们关注：
: y( C% Y+ ]1 ^, ^% s# Q2 M 底部器件的模塑高度(0.27-0.35mm)
顶部器件回流前焊球的高度与间距e1
( t# Z7 [# K2 U" Z( x3 H回流前，顶部器件底面和底部元件顶面的间隙f1
顶部器件回流后焊球的高度与间距e2
- n2 `9 O) _9 h- b; R' v2 d回流后，顶部器件底面和底部元件顶面的间隙f2
* X9 n6 ?& g7 G( \+ v而影响其空间关系的因素除了基板和元器件设计方面，还有基板制造工艺，元件封装工艺以及SMT 装配工艺，以下都 需要加以关注的方面:
焊盘的设计
4 f  ]- W; v7 ]6 ~* |阻焊膜窗口
焊球尺寸
3 Q7 N$ v9 U! e* H' M2 s2 j 焊球高度差异
/ T9 k  }7 t6 Z 蘸取的助焊剂或锡膏的量
" y* Q3 z  f# ^9 k 贴装的精度
: z) u" Q4 N- n: C: O回流环境和温度
元器件和基板的翘曲变形
3 u6 u1 T5 k$ Y% H) g+ U底部器件模塑厚度
5 a; t* ]& ~" M, s/ a# e; W
% p! u% C2 O* Z- ]& O7 BSMT工艺流程
典型的SMT 工艺流程:
! r5 ?% L2 \& d* E4 f8 w# m1. 非PoP 面元件组装(印刷、贴片、回流和检查)
2. PoP 面锡膏印刷
. t# F9 X' ^9 Q/ ?3. 底部元件和其它器件贴装
4. 顶部元件蘸取助焊剂或锡膏
& i  j8 d( N& O3 z' n) |# h5. 顶部元件贴装
6. 回流焊接及检测
" x2 n2 K+ P# ?2 ]顶层CSP 元件这时需要特殊工艺来装配了，由于锡膏印刷已经不可能，除非使用特殊印刷钢网(多余设备和成本,工艺复杂), 将顶层元件浸蘸助焊剂或锡膏后以低压力放置在底部CSP 上。
4 M- E0 M0 H2 S7 t
: b4 B1 P& n+ s/ m! V% f

weqewq

有时候会有内接电容吗？