TA的每日心情 | 难过 2019-11-19 16:03 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1、什么是信号完整性(Singnal Integrity)?
) R. o" M/ a/ P4 q7 K 信号完整性(Singnal Integrity)是指一个信号在电路中产生正确的相应的能力。信号具有良好的信号完整性(Singnal Integrity)是指当在需要的时候,具有所必须达到的电压电平数值。主要的信号完整性问题包括反射、振荡、地弹、串扰等。常见信号完整性问题及解决方法:
0 ~/ x: ]2 [' D& k4 O6 X @ 问题 可能原因 解决方法 其他解决方法' n7 `" h" W$ b8 Y. Y* k4 B/ D5 @
过大的上冲 终端阻抗不匹配 终端端接 使用上升时间缓慢的驱动源
% R/ U% V9 v# e7 A 直流电压电平不好 线上负载过大 以交流负载替换直流负载 在接收端端接,重新布线或检查地平面* E0 r4 S" i) A4 t) P
过大的串扰 线间耦合过大 使用上升时间缓慢的发送驱动器 使用能提供更大驱动电流的驱动源# c' m$ ^8 B( E
时延太大 传输线距离太长 替换或重新布线, 检查串行端接头 使用阻抗匹配的驱动源, 变更布线策略
# [' f0 y7 B" q5 c 振荡 阻抗不匹配 在发送端串接阻尼电阻
, [9 x+ F) G Z) L$ t2 {3 | 2、什么是串扰(crosstalk)?
! G' C# e* A9 h. d 串扰(crosstalk)是指在两个不同的电性能之间的相互作用。产生串扰(crosstalk)被称为Aggressor,而另一个收到干扰的被称为 Victim。通常,一个网络既是Aggressor(入侵者),又是Victim(受害者)。振铃和地弹都属于信号完整性问题中单信号线的现象(伴有地平面回路),串扰则是由同一板上的两条信号线与地平面引起的,故也称为三线系统。串扰是两条信号线之间的耦合,信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。6 J& {2 v' s3 b2 Q
3、什么是电磁兼容(EMI)?; ?) v' L, e1 Y, d6 Q0 O& Z! F3 t# `
电磁干扰(Ectromagnetioc InteRFerence),或者电磁兼容性(EMI),是从一个传输线(transmission line)(例如电缆、导线或封装的管脚)得到的具有天线特性的结果。印制电路板、集成电路和许多电缆发射并影响电磁兼容性(EMI)的问题。FCC定义了对于一定的频率的发射的水平(例如应用于飞行控制器领域)。
9 [+ C( Q5 O/ L# P 4、在时域(time domain)和频域(frequency domain)之间又什么不同?
& Y3 [' N L5 \( b+ }8 B 时域(time domain)是一个波形的示波器观察,它通常用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲(overshoot)、下冲(undershoot)以及设置时间(setting times)。频域(frequency domain)是一个波形的频谱分析议的观察,它通常用于波形与频谱分析议的观察、它通常用于波形与FCC和其他EMI控制限制之间的比较。(有一个比喻,它就象收音机――你在时域(time domain)中听见,但是你要找到你喜欢的电台是在频域(frequency domain)内。)
3 H. c3 }; U' [ 5、什么是传输线(transmission line)?
6 u3 g4 X8 m' w7 b5 k 传输线(transmission line)是一个网络(导线),并且它的电流返回的地和电源。电路板上的导线具有电阻、电容和电感等电气特性。在高频电路设计中,电路板线路上的电容和电感会使导线等效于一条传输线。传输线是所有导体及其接地回路的总和。% ~! Y( ^$ o6 Z: {2 m \+ {6 R4 A
6、什么是阻抗(impedance)?8 W$ I& Z, y6 e3 _9 d, c
阻抗(Impedance)是传输线(transmission line)上输入电压对输入电流地比率值(Z0=V/I)。当一个源发出一个信号到线上,它将阻碍它驱动,直到2*TD时,源并没有看到它地改变,在这里TD时线的延时(delay)。
0 e0 B6 e R: a/ f6 ^$ \( g 7、什么是反射(reflection)?
% }! l% j: s$ m: S2 k% M8 T# I4 Z/ d7 [. P 反射(reflection)就是在传输线(transmission line)上回波(echo)。信号功率(电压和电流)的一部分传输到线上并达到负载处,但是有一部分被反射(reflected)了。如果负载和线具有相同的(impedance),发射(Reflections)就不会发生了。如果负载阻抗小于源阻抗,反射电压为负,反之,如果负载阻抗大于源阻抗,反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。, K6 l- N' B+ X
8、什么是过冲(overshoot)?
( B! F7 ]: i% J3 ~2 F! b 过冲(Overshoot)就是个峰值或谷值超过设定电压――对于上升沿是指电压而对于下降沿是指电压。下冲(Undershoot)是指下一个谷值或峰值。过分的过冲(overshoot)能够引起保护二级管工作,导致过早地失效。+ i- n a. c8 m! ^9 @. N8 d; G- X
9、什么是下冲(undershoot)(ringback)?
/ B8 A2 ?8 L. g6 N 过冲(Overshoot)是第二个峰值或谷值超过设定电压――对于上升沿过度地谷值或对于下降沿太大地峰值。过分地下冲(undershoot)能够引起假的时钟或数据错误(误操作)。2 J3 w& H# Z5 d. c# d! @0 J* Q& H
10、什么是振荡(ringing)?' E7 m* U3 T7 g
振荡(ringing)就是在反复出现过冲(overshoots)和下冲(undershoots)。信号的振铃(ringing)和环绕振荡(rounding)由线上过度的电感和电容引起,振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中,如时钟等,振荡和环绕振荡同反射一样也是由多种因素引起的,振荡可以通过适当的端接予以减小,但是不可能完全消除。. P. e q$ g" I( f2 B; N
11、什么是设置时间(settling time)?# Y3 w, e/ p. F' J1 W$ P5 }
设置时间(settling time)就是对于一个振荡的信号稳定到指定的终值所需的时间。
# {$ [) A( i4 N m 12、什么是管脚到管脚(pin-to-pin)的延时(delay)9 @: I; | H9 g7 V. {- a0 ]
管脚到管脚(pin-to-pin)的延时(delay)是指在驱动器状态的改变到接收器状态的改变之间的时间。这些改变通常发生在给定电压的50%,延时发生在当输出个越过给定的阀值(threshold),延时发生在当输出一个越过电压阀值(threshold),测量所有这些情况。
$ q$ Y" i9 T2 {: q: n 13、什么是偏差(skew)?" H% i3 O C+ c3 @* ^! N
信号的偏移(skew)是对于同一个网络到达不同的接收器端之间的时间偏差。偏移(skew)还被用于在逻辑门上时钟和数据达到的时间偏差。
3 G' d: f6 H8 B) p2 b$ V. C, ~1 t [ 14、什么是斜率(slew rate)?
) Q+ f+ L, p, n( I Slew rate就是边沿斜率(-个信号的电压有关的时间改变的比率)。I/O的技术规范(如PCI)状态在两个电压之间,这就是斜率(slew rate),它是可以测量的。
0 f1 X, ~$ K7 l9 [ 15、什么是静态线(quiescent line)?
5 }! G( {+ _0 e' M% z# U/ ]- Y 在当前的时钟周期内它不出现切换。另外也被称为“stuck-at”线或static线。串扰(crosstalk)能够引起一个静态线在时钟周期内出现切换。
3 @6 X5 t3 l- R1 y4 R* n+ { 16、什么是假时钟(false clocking)?
6 X% D# L% y3 h5 C: H/ L3 Q; d# V3 J 假时钟是指时钟越过阀值(threshold)无意识的改变了状态(有时在VIL或VIH之间)。通常由过分的下冲(undershoot)或串扰(crostalk)引起。
- I2 V/ G- P8 @5 l, }8 D0 [ 17、什么是IBIS?
, g @; c( A/ O8 J' \' X IBIS 是描述一个输入/输出(I/O)的EIA/ANSI标准。它包括DC(V/I)特性曲线,也包括瞬态(transient)(V/T)特性曲线 curves as tables of points。HyperLynx的网页(Web site)上有连接到IBIS的主页,另外还有许多供应商的IBIS模型网页。+ q7 S" C7 _( P8 k" R% g# J+ r
18、什么是IC 的高低电平切换门限?
5 L& b( v" D" N) e: t% E9 t IC 的高低电平切换门限指的是信号从一个状态向另一个状态转换所需的电压值。当发生阻尼现象时,信号电平可能会超过IC 输入脚的切换门限,从而将IC 输入信号变为不确定状态,这会导致时钟出错或数据的错误接收。 V& ]) f4 `( R
19、什么是地电平面反弹噪声和回流噪声?
0 a ?; \# A X6 `1 H4 g 在电路中有大的电流涌动时会引起地平面反弹噪声(简称为地弹),如大量芯片的输出同时开启时,将有一个较大的瞬态电流在芯片与板的电源平面流过,芯片封装与电源平面的电感和电阻会引发电源噪声,这样会在真正的地平面(0V)上产生电压的波动和变化,这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。7 F4 T. x- C' O$ X7 u) L: f& E3 V
由于地电平面(包括电源和地)分割,例如地层被分割为数字地、模拟地、屏蔽地等,当数字信号走到模拟地线区域时,就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V,3.3V,5V等。所以在多电压设计中,地电平面的反弹噪声和回流噪声需要特别关心。
/ G. m+ M$ C! W- w; T) p 20、高频电路的定义3 R* G% I. F, {7 E4 y
在数字电路中,是否是高频电路取决于信号的上升沿和下降沿,而不是信号的频率。# W ?2 _/ ?' Z6 A8 N
F=1/(Tr*л),Tr为上升/下降延时时间,当F>100MH他(Tr<3.183ns)时就应该按照高频电路进行考虑,下列情况必须按照高频规则进行设计:" ~, e8 z) B5 y& p, f9 z6 }. `9 L6 c
l 系统时钟超过50Hz
2 s9 C4 E# H3 u% ?# L$ X l 采用了上升/下降时间少于5ns的器件
; }, |9 I+ l" K l 数字/模拟混合电路
8 e& A& ~; r( ?3 x/ o 高频电路是取决于信号的上升沿和下降沿,而不是信号的频率,但是不是Tr>100MHz时才考虑高频规则进行设计,还要看传输介质而定。通常约定如果线传播延时大于1/2数字信号驱动端的上升时间,则认为此类信号是高速信号并产生传输线效应。信号的传递发生在信号状态改变的瞬间,如上升或下降时间。信号从驱动端到接收端经过一段固定的时间,如果传输时间小于1/2的上升或下降时间,那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之,反射信号将在信号改变状态之后到达驱动端。如果反射信号很强,叠加的波形就有可能会改变逻辑状态。- L( R* O, r, z+ _3 X, [6 P
21、什么是长线
7 g; Q/ n& E6 k1 d* V9 Z 高速系统中的长线(Electrically Long Trace)定义
' r" V h. p& [ I8 b- [* Y: j 可以从频域和时域两个角度来定义:7 H u. r& v: {
1、频域定义
0 T5 b' L+ r @; B% n0 b# A% H 当线的物理长度和相应频率的波长具有可比性的时候(一般的说法是大于1/20波长),这样的trace就叫做Electrically Long Trace,或者transmission line(传输线)。8 W3 v2 l% d9 t7 f* i
2、时域定义
6 n6 r0 M! h; I6 H2 T" G, @/ M 当信号线的传输延迟(propagation delay)大于1/4信号上升时间(rise time)的时候,该信号线就应视为传输线。8 k/ B5 }& W$ N0 T5 W- B
22、什么是微带线和带状线& |- R7 J! D1 h' }8 C3 S5 T
1.微带线7 w) E- j ]4 U* k
参考平面(reference plane)只有一个。有些朋友认为微带线就是位于表层的传输线。这种看法不全面。设想一种情形:一个多层板的和第二层都是信号层,而第三层为地平面,那么在和第二层上的传输线都叫微带线。位于第二层的微带线也叫做掩埋式微带线(embedded microstrip)。微带线的阻抗与它的线宽、频率和它到参考平面的垂直距离有关。
; ?9 y- E& ]" Q1 j6 M0 _ 2.带状线9 l! S- |' x- ^4 R5 Z4 S7 z
位于两个参考平面之间,所以它有两个参考平面,阻抗的计算公式与微带线的也不一样。当然,带状线肯定是位于的内层。+ P. j9 r% E% y5 T: s6 e, Y
|
|