[求助]关于LVDS

mashimaro2008

8 \6 R: y  A4 b
' [  e( T+ ]/ x( M. H8 f/ ?1，LVDS需要量眼图吗？为什么？
. h/ |5 m2 l$ g# z+ Z2，LVDS通常采用DC coupling, 可以用AC coupling吗？
3,  LVDS Spec为什么要定义一个offset电压？没有它可以吗？
4 _3 z: T) E" D
另外： PCIE不是有embeded clock吗？为什么线路上还要送PCIE clock给receiver?

shark4685

& z" x/ @, H5 o! f' k3 t$ [
楼主的问题是关于LVDS的,我们先来了解下什么是LVDS,做个知识普及,然后再来回答这些问题..

1 i& ?. o# j+ h/ J' I" {LVDS：Low Voltage Differential Signaling，低电压差分信号。

" ]) b( F/ _' Z% ^, P. ULVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。

1 H! Z2 z8 ?4 ?2 D6 ^" {LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
; g' I) @) ?6 ?! y: I9 H
0 R5 m$ B+ _+ [: jIEEE在两个标准中对LVDS信号进行了定义。ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限速率为1.923Mbps


/ r* b# l- L: E% n( P* z  ]LVDS信号电平特性:

LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV摆幅。

3 i& l: S1 b# k& Q0 S/ tLVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA），LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω　的匹配电阻，并在接收端
8 z! T- L0 i/ b, s) w5 ?
的输入端产生大约350mV 的电压。
" C( s% B+ S) r6 \- }; W2 d
电流源为恒流特性，终端电阻在100――120欧姆之间，则电压摆动幅度为：3.5mA * 100 = 350mV ；3.5mA * 120 = 420mV 。

stupid

# {1 i2 _+ Z9 ?; I. V
1. 一般来说，查看差分信号质量，没有比眼图更方便的啦，这是由眼图的特点决定的。在一个UI之内，不仅可以方便的查看传统波形方式所能看到的上升、下降沿，高、低电平；还能看到传统波形方式所看不到的UI叠加累积效果，具体说0、1bit在1个UI宽度内的叠加和累积可以方便地看到所谓的眼高、眼宽、张开度、抖动，用BertScan预估出BER……这些都是传统的波形方式所不具备的。

6 ], q7 R! V# p- V2.至于采用AC，DC耦合，主要取决于链路中是否需要DC偏置，此外有一种特例是这个不同电平电路之间的互联，比如LVDS和CML，则可以使用AC coupling
4 j: C0 M- J, P# l' {, Q
如果不送时钟给Rx端，则Rx端的CDR，Equalization等单元非但无法工作，也无法同步。

9 |7 u. S. q7 Z( M7 ?; E

mashimaro2008

1. 一般来说，查看差分信号质量，没有比眼图更方便的啦，这是由眼图的特点决定的。在一个UI之内，不仅可以方 ...
stupid 发表于 2010-10-8 08:55

谢谢楼上的回答

mashimaro2008

) b0 C6 P2 Y, Y# ~. H; l

1. 一般来说，查看差分信号质量，没有比眼图更方便的啦，这是由眼图的特点决定的。在一个UI之内，不仅可以方 ...
stupid 发表于 2010-10-8 08:55

1，我们公司在量LVDS的时候只是量测LVDS的电平特性，没有量眼图，跟速度的关系吗？
2，“至于采用AC，DC耦合，主要取决于链路中是否需要DC偏置，”---不是很明白您的意思，可以举个例子吗？
3，？？？？？

clp783

学习一下

cayenneer

謝謝...很有用的資訊

suxiaoli2000

给你几份关于LVDS的详细技术资料文档，希望对你有帮助

白兰瓜

谢谢解答。。。

ghostmlj

回答得不错

i265

下载看看   

hliu0129

学习了！

寒冰箭影

学习学习！

yuanbangzan

good jog thank you !