找回密码
 注册
关于网站域名变更的通知
查看: 1253|回复: 0
打印 上一主题 下一主题

台积电40nm工艺制造的“MIPS3274Kf”工作频率达2.4GHz,由Open-Silicon等设计

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-10-6 11:35 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
美国无厂ASIC厂商Open-Silicon、美国美普思科技(MIPS Technologies)及Memory Generator等IP内核供应商美国Dolphin Technology三公司宣布,其共同设计的高速ASIC处理器已经送厂生产(Tape-Out)(英文发布资料)。采用台湾台积电(TSMC)的40nm工艺封装时,在最普通的配置条件下能以超过2.4GHz的频率工作。 ( g2 n( C/ [  G8 {: t; n
& `% O' u3 N' Y8 k, ?& n1 S0 k1 J2 h) r
  2009年,Open-Silicon与MIPS已经开发出采用TSMC的65nm工艺、以1.1GHz频率工作的测试芯片,此次2.4GHz频率的处理器是继该测试芯片之后的成果。ASIC处理器以具备浮点运算单元(FPU)的MIPS3274Kf内核为核心。安装了DSP扩展指令,拥有32KB的L1缓存、32KB的L1数据缓存以及8KB的片上内存缓冲器“PDtrace”。
+ V1 x/ t  B; l' H. o1 k2 s9 G/ l: ^' e+ ^- ?9 p
  此次处理器的RTL设计与上述的65nm芯片相同,均由MIPS担任。采用该RTL设计数据的执行设计,由Open-Silicon使用Dolphin的内存IP进行。为发挥出性能,MIPS采用了该公司的高效能内核设计技术“CoreMAX”。
4 [" {2 v8 z5 s0 ?& R0 [8 y0 d  L( Q
  具体说来,例如针对此次设计,Open-Silicon新开发出了低阈值电压159个、普通阈值电压及高阈值电压各147个微单元。使用这些微单元,优化了MIPS3274K内核与FPU之间的关键路径(Critical Path)的设计。并且还应用了在处理器设计上积累的平面规划(Floorplanning)、频率树(Clock Tree)合成以及频率驱动布局优化等技术。物理设计则采用了美国cadence Design Systems公司的EDA布局工具。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-11 17:15 , Processed in 0.125000 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表