找回密码
 注册
关于网站域名变更的通知
查看: 4287|回复: 13
打印 上一主题 下一主题

关于DDR CLK 的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-9-29 23:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
大家好,请大家给指教一下。& y) a- x8 P3 V& j# q
  DDR 的CLK 是差分信号,为什么差分信号的两条信号线之间加了一个电阻呢?具体的阻值我记不大清楚了。/ Q4 j; P0 f  L6 C) Z( B
  谢谢各位了!

该用户从未签到

2#
发表于 2010-10-30 13:05 | 只看该作者
我也很期待,希望能有答案!@

该用户从未签到

3#
发表于 2010-11-2 09:27 | 只看该作者
应该是匹配电阻

该用户从未签到

4#
发表于 2010-11-2 10:03 | 只看该作者
这个是差分线阻抗匹配电阻 一般100欧姆

该用户从未签到

5#
发表于 2010-11-2 18:41 | 只看该作者
DDR 的CLK 是差分信号,为什么差分信号的两条信号线之间加了一个电阻呢?2 t! _( ?" E' i6 K7 l  ]2 L9 g: I
=  這是差分信号端接電阻,理想值等於差分线特性阻抗。有的90, 有的100欧姆。

该用户从未签到

6#
发表于 2010-11-5 22:06 | 只看该作者
我的一块板上是150ohm

该用户从未签到

7#
发表于 2010-11-7 19:57 | 只看该作者
差分阻抗匹配。

该用户从未签到

8#
发表于 2010-11-8 12:04 | 只看该作者
这个电阻应该是起到一个阻抗匹配的作用吧,保证信号的完整性。

该用户从未签到

9#
 楼主| 发表于 2010-11-14 22:10 | 只看该作者
谢谢各位的回答,小弟了解了

该用户从未签到

10#
发表于 2010-11-22 21:47 | 只看该作者
谢谢!
  • TA的每日心情
    开心
    2022-4-12 15:08
  • 签到天数: 40 天

    [LV.5]常住居民I

    11#
    发表于 2010-11-25 12:30 | 只看该作者

    该用户从未签到

    12#
    发表于 2011-3-5 22:48 | 只看该作者
    继续等高手解答

    该用户从未签到

    13#
    发表于 2011-3-23 11:00 | 只看该作者
    是端接电阻,阻抗匹配用的。

    该用户从未签到

    14#
    发表于 2018-2-9 09:23 | 只看该作者
    信号完整性
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-11 05:03 , Processed in 0.078125 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表