引脚悬空的疑问

ayang · 发表于 2010-9-29 11:37

您需要登录才可以下载或查看，没有帐号？注册

x

按理来说,CMOS电路不用的引脚一般不能悬空，否则易受干扰。但是仍然看到很多设计里有大量的悬空引脚。是不是能否悬空也要分不同情况？

什么情况下可以悬空，什么情况不可以？望指教！

轻骑追梦 · 发表于 2010-9-29 15:58

能不能悬空主要看数据手册中对管脚讲解，以及看看原厂的参考设计！

rgki_324 · 发表于 2010-9-30 20:03

你可以看他是输入还是输出引脚，如果输入，确定一个电平，如果输出，一般问题不大。参看datasheet是一个非常好的选择。

jingpei520_2 · 发表于 2010-10-8 10:58

我一般这样做：对于输入，统统接地或电源；输出就不管它

mitiger · 发表于 2010-10-17 19:44

还是看datasheet确定引脚的接法

blueskey88 · 发表于 2010-10-21 17:26

引脚本身带上拉的话，可以通过软件设置，如果没有的话，未用的引脚作为输入时接上下拉，作为输出时为输出为低电平

jefanlin · 发表于 2011-5-8 22:50

6F正解

帐号		自动登录	找回密码
密码			注册

推荐内容 /1