[求助]Quartus 如何为子模块自动填加时序约束

wsk0523

设计中用了很多的子模块,然后作时序约束的时候,发现每个子模块都要单独填加,这样好麻烦啊,我全部都是PLL衍生出来,然后引到子模块去的,这有没有快捷一些的填加办法,一个一个加感觉太麻烦了。假如一个项目中有少量模块还能接受，如果有特别多，岂不是太麻烦了啊。

bow

是的，楼主说的对，我也有同感，每个子模块都要单独填加,特别麻烦。