莱迪思新推出低成本、非易失的FPGA器件

sss71771

莱迪思半导体公司宣布推出其全新的LatticeXP器件。LatticeXP将低成本的FPGA结构和非易失、可无限重构的ispXP（eXpanded Programmability：拓展了的可编程性）技术结合起来，能实现瞬时上电和单芯片应用，还具备出色的安全性。
, i  Q8 g* q5 ^% x* U$ w& g
/ Z! F9 C' E/ G- z1 X+ ]　　LatticeXP提供了一种用于替代基于SRAM的FPGA和与之相关的引导存储器的低成本选择方案。由于新的LatticeXP器件采用了先进的130nm闪存硅处理工艺、优化的器件结构和专有的电路设计，其芯片尺寸比莱迪思过去的非易失FPGA降低了80%以上。现在，批10K LUT的LatticeXP10器件样片已经上市，该系列的其余四个器件预计将于今年第二季度推出。

) D; u  x9 @# B# d. w7 A　　LatticeXP器件采用ispXP技术，该技术将SRAM和非易失的闪存结合起来，使FPGA同时具备了非易失性和无限可重构性。“用户告诉过我们，非易失的可无限重构的FPGA，连同其瞬时上电的操作性能和安全的单芯片解决方案，代表了FPGA世界的‘希望之乡’，” 莱迪思公司负责市场的副总裁Stan Kopec先生说，“有了这样一种FPGA，用户就可以同时获得两个领域里的东西：SRAM的无限可重构性和非易失性的众多优点。”与传统的基于SRAM的FPGA不同，LatticeXP器件不需要外接引导存储器，所以能提供单芯片的解决方案，从而减少了电路板面积,并简化了系统制造过程。
) s' A$ d5 w, G" a) C
　　由于没有外接的引导器件，启动时无需外部编程信号流（bit-stream），而窥探外部编程信号流正是SRAM FPGA的主要安全隐患。LatticeXP还禁止从器件的SRAM和闪存部分回读编程信号流，进一步提高了器件的安全性。
LatticeXP以易于综合的工业标准四输入查找表（LUT）逻辑块为基础结构。只有25%的逻辑块包含分布式内存，这一优化既满足
# |9 r$ }. }' T
# g" E/ ]% Y2 o! P$ y9 r了大多数用户对少量分布式内存的需求，又降低了成本。由于器件拥有sysCLOCK 锁相环（PLL）和内嵌模块RAM（EBR），用

; G$ o# Q6 U6 i: z: L- n9 w户可将这些功能集成在FPGA中，无需采用离散元器件，进一步降低了成本。先进的sysI/O 缓冲器支持LVCMOS、LVDS、LVTTL
' s5 C- m: \; Q5 N% g" R4 [
、PCI以及SSTL和HSTL等标准，便于轻松高效地连接业界的总线标准。LatticeXP器件中还有专门用来简化DDR存储器接口
6 D% `0 w9 a: Q+ C4 r
的电路，为这类FPGA提供高性能、一体化、信号完整性和易于设计的特性。LatticeXP 器件是由节省成本的低介电系数（low-k
  }4 J/ t9 B& j) n" ?
" T5 T1 O, Q) O  Y4 I7 A）、130nmCMOS闪存处理工艺 实现的，采用了镀铜法。该工艺由富士通有限公司和莱迪思半导体公司共同研发。晶片在富士通
* @5 ^  w. D8 h+ G: c
公司的晶片制造厂生产。LatticeXP器件支持1.2V、1.8V、2.5V和3.3V的供电电压,有5种密度可供选择，密度范围3K～20

1 W+ L' T( C. J; `9 C& C" g' l

outline9

先进的sysI/O 缓冲器支持LVCMOS、LVDS、LVTTL、PCI以及SSTL和HSTL等标准，便于轻松高效地连接业界的总线标准。