Xilinx FPGA引脚格式如何将UCF转换成XDC

outline9

xilinx k-7系列FPGA，有一段基于ISE14.7的程序，想在Vivado上使用。
那如何将ucf格式改成xdc格式。
除了转换引脚，还需要别的工作么？
* [1 n2 l$ g; G/ N- s2 M) X谢谢啦

zhishide7

01. 先说引脚分配的转换：UCF转XDC
    事实上，此转换需要的是将ISE的引脚分配*.csv导出，然后在vivado里导入引脚分配*.csv。
    具体步骤：
: x+ f0 `( X) S; @1 t' n    ①ISE导出*.csv
    a.  ISE工程，Tools -> PlanAhead -> Pre-Synthesis，打开PlanAhead。
    b.  在下方“I/O Ports”对话框的空白处右键，选择“Exprot I/O Ports”。
    c.  弹窗勾选“CSV”，选择好保存路径，OK。这样完成了*.csv的导出。
+ H1 C! n5 x  Y" ]    ②Vivado导入*.csv
& s1 U0 p9 _$ j7 x7 }    a.  导入*.v源文件和*.xci（IP核），搭好工程框架，升级IP核。如果有PS还需要配置好软核。
0 d5 `+ V3 R! e" v    b.  运行综合Run_Synthesis，然后打开综合Open_Synthesized_Design。（无需XDC）
    c.  Window -> I/O_Ports，打开引脚分配对话框。
5 J+ i0 ~' u& n  f9 X; `" F    d.  File -> Import_I/O_Ports，弹窗选择CSV_File，找到刚才保存的*.csv即可。
& E& N; d% ^. Y: J+ W   
02. 其他工作   
: `4 I1 w  B/ H, J4 ^    a.  其他工作主要是Vivado的开发流程。
' O2 y9 C4 L8 n4 T3 C& E: Y' [. a    b.  如果在综合的过程中报错，首先检查IP核是否升级。
        选中Project_Manager，然后在菜单栏选择Tools -> Report -> Report IP Status，检查IP状态。
& t7 ~& O+ @/ S    c.  不报错就没有问题了。如果再有问题的话一般是语法的细节问题，需要仔细检查。

outline9

zhishide7 发表于 2020-7-22 10:34
01. 先说引脚分配的转换：UCF转XDC
    事实上，此转换需要的是将ISE的引脚分配*.csv导出，然后在vivado里 ...

好的 谢谢了  我去试试，还想请教个问题，我刚才已经发了篇提问，您可以帮我解答下么，是impact下载程序报错的问题。
2 @$ g4 z" r. w: S4 _, B. q

myedasky

学习