关于DCDC电感的隔离屏蔽

弦念 · 发表于 2020-7-2 09:49

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如题，DCDC大电感SW脚底下是一层完整的GND平面，电感不靠近板边，
请问这这一层GND能完全消除电感的磁场影响吗？SW脚底下第三层经过一条CLK的话有多少影响呢？有人做过试验吗

Jamie_he2015 · 发表于 2020-7-2 10:24

看不到图片啊

弦念 · 发表于 2020-7-2 15:04

Jamie_he2015 发表于 2020-7-2 10:24# z u# z+ y* k% j2 ]% j( p
看不到图片啊

没有贴图片呀，就是电感正下方第三层走CLK行不行的问题，中间第二层有完整GND屏蔽

xyd82 · 发表于 2020-7-2 15:06

电感产生的是磁场，薄的接地铜皮只能进行低频电场屏蔽

fusion317 · 发表于 2020-7-4 13:34

还是不建议下面走CLK等敏感线路。

00nl · 发表于 2020-7-7 10:55

不建议电感下走敏感信号线，容易被干扰

clp783 · 发表于 2020-7-20 15:51

最好不要这样搞。

Jamie_he2015 · 发表于 2020-10-28 11:26

:lol:lol:lol:lol:lol呵呵呵

Jamie_he2015 · 发表于 2020-11-2 17:51

弦念发表于 2020-7-2 15:040 g6 [2 u" i/ @ _; E
没有贴图片呀，就是电感正下方第三层走CLK行不行的问题，中间第二层有完整GND屏蔽

不建议这样子做，移开，走别处吧

深圳～万工 · 发表于 2020-11-2 19:40

已军工LAYOUT的经验来看，要求在电感和晶振下面有2层地之后才能走线，且尽可能避开时钟和高速线。关于这个要求，从回流的角度来看，你3层走线参考2层的GND也是电感的参考地，这个地存在一个与电感电流相反的镜像电流，这个镜像电流又会反过来影响3层走线的回流。这也是为什么经过2层平面层之后能接受走线的原因。从镜像电流的角度去理解就容易了。

帐号		自动登录	找回密码
密码			注册

[技术讨论] 关于DCDC电感的隔离屏蔽

EDA365欢迎您登录！

点评

点评

点评

浏览过的版块

推荐内容 /1