|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
音频均衡器作为高品质音响不可或缺的关键附属调节设备,在音效调整修饰方面起着至关重要的作用。一般音频均衡器有数字和模拟两种实现方法,模拟方法用有源和无源滤波器组实现,受器件温度等特性的影响,难以达到较高的可靠性和一致性,且成本较高。1 V9 ?- s4 f6 [ h( n
# ?$ U+ Z1 r" [' T
数字实现方法采用数字滤波器,具有较高的灵活性和可靠性。常用的数字滤波器有IIR和FIR两种。IIR滤波器结构简单,所需的存储空间小,但其相位是非线性;FIR滤波器是线性相位滤波器,这对高品质音效处理是必要的。本文通过在FPGA内设计了1 024阶FIR滤波器实现数字均衡滤波,通过系数的重载实现多种频率响应的均衡特性。
, b6 F3 w* o+ e6 {; q6 E1 u1 总体概述
0 W/ g6 C+ z1 M% @$ N1 s9 t5 ]) K+ |1 J3 R6 B
文中设计的FIR音频均衡滤波器采用多相滤波结构,用时间换取空间,节省FPGA内部资源,以达到在固定资源下的最大阶数。实现结构框图如图1所示。
+ D) F0 L7 F% r
9 [/ I; R. I7 X3 t* P/ R1 \输入序列以及滤波系数分别存储在缓存阵列中,在时钟同步下由控制模块通过生成相应的读写地址及使能信号,使其按照一定次序输出到乘累加模块进行运算,并输出最终结果。系数可通过外部输入重载,以实现不同的均衡特性。EP1C3系列FPGA共有13个M4K块,每个为256 ×18位,取数据和系数的位宽为16位。为了充分利用有限资源,并考虑处理速度及音频信号速率要求,取每个缓存子模块的存储深度为256,即将乘累加模块复用256次,每256个系统时钟周期运算一个采样点数据,输出一个滤波结果。每个缓存子模块占用一个M4K块,连续4个子模块串联,就可实现256 x4=1 024阶的要求,再考虑系数占用的空间,总共消耗8个M4K块。这也是在有限资源下能实现的最高阶数。" g5 Y5 A0 M* |7 D' `* r. r
2 各模块实现, z8 d' P& ?9 E9 D* o9 K6 j) ^
) S7 C8 P4 |) F( N5 s- v- T, B9 p2.1 输入序列缓存模块
: G4 z% j" I: Y8 [# Y. P
. o! m5 d# `# i; O输入序列缓冲模块采用双口RAM模块实现,将4个级联使用,如图2所示。4个子块使用相同的读写地址及使能信号,采样数据从第一个子块输入,第一个子块的数据输出端与下一级子块的输入端直接相连,依次类推。每个缓存子块的数据y1~y4都输出给乘累加模块进行运算。
+ `1 A9 V+ R" F( z
( H* ?& I+ N: P2 P' \- x
该模块的关键是读写地址的控制,写地址waddr必须滞后读地址raddr一个时钟周期,这样子块当前输出数据会在下个时钟写入下一个子块的相应单元。256个周期后,子块的数据整体移到下一个子块。4 d, n& ]3 \$ q! p0 V" i
: A$ [2 Y+ Q* \2 u5 f9 ~: J4 l2.2 滤波器系数存储模块; ^8 N6 S" F2 }* Y5 E! S1 A
9 Z" x# c9 r6 i9 r: `+ \9 k; L, C% u
滤波器系数存储模块和输入序列缓存模块相对应,采用双口RAM模块实现,共有4个256深度的双口RAM模块,如图3所示。
' [3 W% J! M" E; c
% o4 ^5 Z9 R) p4 v8 k
4个子块使用相同的输入数据线,通过系数写地址的译码,生成各子块的写使能’wen1~wen4和写地址h_addr,控制输入的系数按照顺序依次存入到RAM中。系数的读地址h_addr由控制模块生成,4个子块共用一个读地址,输出与数据相对应的系数h1~h4到乘累加模块,进行乘累加运算。
8 F2 Q- ]* E J+ x' r; w. M; w& ?! S' W7 Q, S' M
2.3 控制模块
6 P1 w2 w4 p" H- A" @* \1 O0 Z( x1 R& B6 F
控制模块产生输入序列缓存模块的读写地址、使能信号以及滤波系数存储模块的读地址、使能信号,并对乘累加运算进行控制。, t- `3 j+ { P6 a% i1 `( w
- N# j) E# S% l( N! n9 _/ P6 r
输入序列需要在缓存模块中反复移位输出进行运算,每256个时钟周期输入1个数,输入序列的写地址必须滞后读地址一个时钟周期,才能保证数据的连续、不丢失。这样新写入的数据不在固定的位置,就要求读地址也不是单纯的累加关系。以每个RAM块深度等于4为例研究读写地址的关系,如图4所示。% h' \1 f: |# _/ {
, u0 y! S" G3 c3 C4 V, U! C9 g+ |可见此时输入序列的读地址顺序如图5所示。2 {9 t7 Y$ O, m E1 R) c
; _( h, Y5 V; l. q1 H; u, x5 v( i2 K
由此类推可得实际输入序列缓存模块的读地址如图6所示。$ J I1 f$ H4 a; c" N4 A( u
: {( V# M# `% S$ U
整个控制模块的实现如图7所示。主计数器整体计数,每256个时钟周期,地址产生模块就把计数器的计数值整体加1,作为输人序列的读地址raddr输出,实现了图6所示的地址顺序。写地址waddr由读地址raddr经延时一个时钟周期获得。由于输入序列是按时间顺序输出的,故滤波系数只要从存储阵列中也相应地顺序输出就可以了,将主计数器的计数值直接引出作为滤波系数阵列的读地址h_addr。
2 i" x! U% _$ }: e/ L3 J6 K
" G! h. w) ~% k+ j% ~/ E
主计数器的输出经过译码电路后,输出数据的低速采样时钟sa_clk,用来同步输入序列。还输出输入序列的写使能wren,每256个时钟周期使能一次,写一次数据。" g7 t. `; C9 T" K. W% |
$ W k J! |, Q4 I. ~2.4 乘累加模块
% {( A' b4 a7 U1 ]! s: W3 G/ m6 h$ F3 a% u+ `" g" [
乘累加模块负责将输入的数据和系数进行乘累加运算,每256个时钟周期输出一个滤波结果。其实现框图如图8所示。0 D; _1 j! f1 V) L4 e/ H
7 i$ n1 Q& Q6 v: Q1 A- l/ F2 |1 h
输入序列缓存模块输出的数据y1~y4和滤波器系数存储阵列输出的相应系数h1~h4在该模块进行乘累加运算。每256个时钟周期,计算完1个采样点数据的4个部分y1’~y4’,由锁存器锁存,经两级流水线加法器后得到最终滤波结果y,然后将累加器清零,开始准备下个采样点数据的计算。其中,锁存器的锁存时钟及乘累加器的清零信号都由输入序列的写使能wren经过相应的延时处理后得到。4 o4 I5 k$ x, H+ n* n
3 仿真结果
& h1 |; q1 A5 S# c0 J5 J. f F# }' g# ], ^& x& D
对设计的均衡滤波器进行综合编译,编译报告如图9所示。: Y' ~- k) |% m) J- |$ c8 Q
" S9 S# \( Y: E; Z4 W/ Y2 w' ~0 p. I x
可见该1 024阶FIR均衡滤波器在EP1C3系列FPGA内得以实现,仅占用其约70%的逻辑资源和约50%的存储空间。为了验证该设计功能,将滤波器系数利用存储器初始化文件进行初始化,存储的系数如图10所示。
5 _7 U# K2 H( y7 f1 ^
- K. O: p7 ^! |3 ^为了直观验证,输入序列x取为δ序列,即x中只有1个数据为1,其它为0。根据滤波器及卷积的相关知识,输出结果y=x*h=δ*h=h,即为滤波器系数。仿真结果如图11所示。8 k- l' \+ P+ F, |8 K" p/ T
. T# D9 e: P; R输入序列x只有1个采样时钟周期为数据1,其它全为0,fout为输出的滤波结果。可见结果为-1~-16的重复数据,与图10所示的滤波器系数一致,滤波器工作正常。; V$ m7 [. Y. ?$ S) R! q
4 结束语
~' ]- S8 r. Q0 X
/ R& `4 G: q0 P8 B+ u \7 q) H利用EP1C3约70%的逻辑单元及约50%的存储空间,设计了1024阶FIR数字滤波器,并通过重载系数,可实现多种频率响应的均衡特性,实现了简易数字均衡滤波器的功能,达到了设计目标。" E8 ` w% n5 _# @4 q7 C
|
|