找回密码
 注册
关于网站域名变更的通知
查看: 2556|回复: 4
打印 上一主题 下一主题

[Cadence Sigrity] IBIS模型关于Model_type的选择及反射问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2010-8-16 19:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 wkb1987 于 2010-8-16 19:40 编辑   c4 h8 s5 ^/ o3 N1 N) U9 G" I
. L" }4 h' |+ e/ B  N7 M
现在正在自学仿真方面的知识,遇到挺多的问题与疑问,现整理如下。, V$ C: p8 P! {7 a6 X/ h
      1.如果数据地址线AD的Model_type的模型定义为3-state时,则相应的管脚pin type为out,若想使pin type为BI类型的(以便使AD管脚既可当驱动端,又可当接收端),把Model_type改为I/O。请问,这样对于仿真结仿真结果是否产生负面影响?
7 B) q& ?4 K* k      2.在进行反射仿真时,进行FTS Model选择,考虑最恶劣的情况时,选择FAST;当要与实测结果比较,验证仿真结果时,选择Typical,请问,这样的理解对吗?
6 z8 z5 x  B8 n2 A; N2 Q      3.在进行后仿真时,用Report报告和用提取拓扑结构进行仿真,所产生的NoiseMargin有几十毫伏的误差,而OvershootHigh、OvershootLow有两百毫伏左右的误差,这样的误差是否可以容忍?一般我们是取哪种结果?
8 o& x' y1 A% A     期待高手的解答,谢谢大家!

该用户从未签到

2#
发表于 2010-8-17 09:16 | 只看该作者
1. Address一般而言都是unidirectional,所以你确定需要把Output改成I/O? 鉴于两者在IBIS Spec中需要的曲线相符,修改不会影响仿真。个人倒是经常把BI pin改成output去适应IBIS;7 w2 ^/ q- Q3 W8 f4 R7 [

& u; f, F; H) o3 m, G* ]2. Worst case仿真应该是Corner Simulation,也就是Fast和Slow。个人一般性做法是三种全选,用以全面观察结果以及测试对比;3 V% z" y( e" f

5 p8 S1 t+ a, \  w6 H/ e3. 这个情况一直都有,能否容忍主要还是根据receiver datasheet的电气特性去判断,个人一般都不使用report功能。

评分

参与人数 2贡献 +7 收起 理由
shark4685 + 5
wkb1987 + 2 热心解答

查看全部评分

该用户从未签到

3#
 楼主| 发表于 2010-8-17 18:36 | 只看该作者
本帖最后由 wkb1987 于 2010-8-17 18:38 编辑 & d* M8 F6 Z# E2 W8 K
1. Address一般而言都是unidirectional,所以你确定需要把Output改成I/O? 鉴于两者在IBIS Spec中需要的曲线 .../ _1 Y. y4 u# e) O+ \6 E7 @9 B
wakinoda 发表于 2010-8-17 09:16

2 _9 C" F5 Z6 w( ~  o! Q      wakinoda,非常感谢你的帮助!* u1 T' n1 j/ B" O- E
      我现在做的是PCI总线在主从设备之间通讯的仿真。这里的AD线是数据地址线复用的,并且该模型的芯片是从设备,地址信号不是由它驱动。所以,我觉得应该改为I/O类型的。只是我向厂家咨询过,但他们确认是3-state。如果这样,只能把主设备作为接收端进行仿真,而主设备驱动的信号从设备无法作为接收端,从而不能进行仿真。再往下考虑,只能仿真主设备端的信号,从设备端由于没有接收端而无法进行仿真。难道我仿真时真的只需考虑主设备端的情况?
/ Q, T# P; O* J' T5 B0 _4 t' Q& f2 `$ T     
8 y$ M+ e; ^, _0 h' [% X; B

该用户从未签到

4#
发表于 2010-8-18 07:36 | 只看该作者
好久不做PCI了,你说起data/address复用就有印象了。这种情况个人还是认为不适合去修改output为I/O,而是偏向于以下2种方案:( ~% Z+ q2 ^6 z6 M: ~: Q" f' K8 Y0 G1 }
! a0 g/ @0 a. A- r
1. 你的PCI master端得model是否是I/O?或者其IBIS里有没有PCI的I/O或者input类型的buffer model?如果有的话用它代替PCI slave端的receiver model;
+ d6 {4 m4 d/ m, v- H  D8 r* h  z: k5 Z& Y  U4 f
2. 如果没有的话,考虑用altera FPGA里的PCI I/O model或者input model做代替。; R; M+ b" q% A+ D

# e" ~! o8 c/ E4 L/ {6 j一般是采取这两种方法,直接改output为I/O实在不推荐,而且PCI这种并不高速的信号用普适的PCI buffer model代替也没有什么问题。

评分

参与人数 1贡献 +2 收起 理由
wkb1987 + 2 豁然开朗的感觉

查看全部评分

该用户从未签到

5#
 楼主| 发表于 2010-8-18 23:00 | 只看该作者
wakinda,确实如您所说,将PCI slave的IBIS模型改为I/O类型的,会出现不少问题。实在是太感谢您了,要不是您的提醒,我压根不懂可以用PCI master model 代替slave model,这思路我想破脑袋也想不出来。对IBIS模型还是缺乏理解,得空得好好看下这方面的资料。  o3 Z2 d6 p# v. }- S
    现在反射仿真该问题不大了,接下来该是串扰和时序仿真了,呵!
3 U. I4 d1 P3 C' n* Z  \    再次感谢您无私的帮助!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-18 23:34 , Processed in 0.125000 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表