本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › module裡面的via mirror後無法加測試點如何解決？
返回列表 发新帖
查看: 522|回复: 2
打印 上一主题 下一主题

module裡面的via mirror後無法加測試點如何解決？

[复制链接]
seawtl
  • TA的每日心情
    奋斗
    2020-9-10 15:01

    • 签到天数: 3 天

    [LV.2]偶尔看看I
    跳转到指定楼层
    1#
    发表于 2020-6-24 08:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    將BGA和周邊零件，trace，via生成模組後，mirror模組，發現VIA的屬性是VIA is mirrored，測試點無法增加，大家有無辦法解決，謝謝- Z: e  j8 i/ |& O5 P3 _( x

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    seawtl
  • TA的每日心情
    奋斗
    2020-9-10 15:01

    • 签到天数: 3 天

    [LV.2]偶尔看看I
    3#
     楼主| 发表于 2020-6-24 14:17 | 只看该作者
    yin123 发表于 2020-6-24 13:49% P8 Q  G& ~# e
    帮顶
    " s: K$ }8 i8 D, {* {( b3 {! S
    謝謝幫忙頂帖
    , r7 W9 k. e8 z

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-6 08:18 , Processed in 0.093750 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表