|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要: 本文介绍了基于现场可编程门阵列(FPGA) 的以太网MAC 子层协议的硬件实现方法. 硬件结构上由控制模 块、发送模块和接收模块3个部分组成,发送模块和接收模块采用状态机控制数据发送和接收的过程,完成数据的封装、发送和接收功能.
5 L. ^0 R# q7 s+ Z+ U% J+ e
. M8 A z) ]+ A( e! E 关键词: 嵌入式系统; 以太网MAC; 现场可编程门阵列; 硬件描述语言# y, A. [9 o7 g
7 U4 D/ U# U- \ 传统以PC为中心的互联网应用现已开始转向以嵌入式设备为中心. IA(internet appliance) 概念现在甚为流行,这表明互联网应用进入了嵌入式互联网的时代已经来临. 据网络专家预测,将来在互联网上传输的信息中,有70%来自小型嵌入式系统. 因此,对嵌入式系统接入Internet网络的研究是有必要的.) w1 ]& u* v7 f# z; `' C
/ ~ l" p% w" J; w 目前有两种方法可以实现单片机系统接入Internet.一种方法是利用NIC(网络控制/ 网卡) 实现网络接口,由单片机来提供所需的网络协议. 另外一种方法是利用具有网络协议栈结构的芯片和PHY(物理层的接收器) 来实现网络接口,主控制器只负责往协议栈结构芯片的某个寄存器里放上适当的数据. 美国Seiko Instrument 公司生产的S7600A 就是具有这种结构的芯片. 与此同时,用FPGA实现单片机系统接入Internet的方法也日益受到人们的重视.
% U; c3 v0 ^" k- m& }& T
, g% s9 |- Z4 X5 U" m; o FPGA是现场可编程门阵列的缩写,是近年来发展迅速的大规模可编程器件,具有密度高,速度快,功耗小、使用方便等特点 ,在嵌入式系统设计中得到了广泛的应用. 以mcu 为核心,采用FPGA 设计实现外围电路,不仅可以使设计的电子产品小型化、集成化和实现高可靠性,还大大缩短了设计周期,减少了设计费用,降低了设计风险. 本文提出采用FPGA实现网络协议栈,着重介绍以太网MAC 子层协议的硬件实现方法.
0 Z7 E$ O: s7 s, E q3 |6 Q2 N
. ]( Q! g2 c/ C* T0 Q! Z1 以太网MAC 子层协议
) P4 z) I0 q+ H, F% v5 Y- l8 c$ y& n, P" [# S- D
IEEE802协议标准系列中,数据链路层包括逻辑链路控制(LLC) 子层和媒体访问控制(MAC) 子层. 其中MAC 位于LLC 和物理层之间,它使LLC 适应于不同的媒体访问技术和物理媒体. MAC 单独作为一个子层,就不会因为媒体访问方法的改变而影响较高层次的协议. MAC 由数据拆装和媒体访问管理两个模块组成,完成数据帧的封装、解封、发送和接收功能.以太网数据帧封装格式如表1 所示,其中目的地址、源地址、长度/ 类型和数据4 个字段由上一层协议模块生成. 传送数据帧时,数据封装模块自动在待传输数据前面添加7 个字节的前导码和1 个字节的定界符,并在数据传送结束时加发4 个字节的循环冗余校验码,如果数据长度小于46 字节,则会自动进行数据填充以达到要求的最短长度. 接收数据帧时,数据拆装模块将自动丢弃前导码和定界符2 个字段.
7 Q+ } w- H+ w0 H
' S' o/ \0 S. V9 D 媒体访问管理模块主要实现CSMA/CD(carrier sense multiple access with collision detection) 协议 . CSMA/CD 是一种分布式介质访问控制协议,使网中的多个站(节点) 可以共享传输介质. 发送数据帧时,节点首先进行载波监听,当介质空闲时开始发送帧. 如果在传输过程中与其他节点产生冲突,则正在传输的每个节点必须发出32 比特大小的阻塞信号来加强冲突,以便通知总线上各个站点已发生冲突,然后随机延时一段时间重新争用介质,再重新传送数据帧." S7 p6 e* V) ^9 M- t/ o4 p
; z! D* R8 O ~. w- s7 t8 b2 MAC 子层协议的FPGA 实现7 Y& I& P% w Y# @6 Q7 W
, {$ c! z3 {% E% _0 `
以太网MAC 子层协议的硬件结构框图如图1 所示,由控制模块、发送模块和接收模块3个部分组成. 由于小型嵌入式系统主要应用在集散控制系统中,信息交流多为“一问一答”式的半双工通信模式,同时为了降低硬件资源的开销,本模块仅支持半双工通信模式.
/ `- T& b- L+ e' `9 e/ J) @& p4 [' |: q/ l. a# Q! z- P: ~1 I5 `: U
& {9 L M4 `: _3 Y. y图1 硬件结构框图* r0 b* Z$ a% D* x) W* l
0 l8 B, A$ g1 J, p) b! p2. 1 控制模块
9 H8 U% T( M+ _ 该模块包含主机接口、寄存器、发送数据缓冲区及接收数据缓冲区4 个部分. 主机接口部分用以实现与MCU 之间的数据交换,采用8 位外部数据总线. 寄存器主要用于功能参数的设置及状态信息的存贮. 发送数据缓冲区是主机与发送模块之间的数据传输通道,接收数据缓冲区则是主机与接收模块之间的数据传输通道.4 V2 y' u" o; N) ]. u" O. l5 k
3 I, X& Z# Q2 x3 o
控制模块的工作时钟有两种选择方式,一种是直接由外部提供,另一种是外部时钟通过FPGA 片内的延迟锁相环进行倍频后供内部使用,用户可以根据系统设计实际需要自由选择.& k) X; Q# a6 v+ p4 K- Z
" _/ X* X, ]3 m9 J$ O. e/ C' V6 _; Y* O
数据缓冲区(发送数据缓冲区和接收数据缓冲区) 用作发送与接收数据的缓冲,以使主机的传输速度与本模块相匹配. 发送数据时,主机先将待发送的数据帧写入发送数据缓冲区,然后由发送模块将数据读出. 传统意义上的数据缓冲区由一块内部或外部RAM来实现,但这样需要设计实现一个复杂的控制状态机来管理主机、发送模块和接收模块3 个部分对RAM的读写. Spartan Ⅱ系列的FPGA 内部提供了丰富的块RAM资源,可以配置双端口RAM. 因此本文将发送缓冲区分成两个独立的部分,这样每个数据缓冲区便可以由双端口的RAM来实现,大大简化了设计,节省了硬件资源.3 L9 T6 G9 d9 p: n" G) V: O! d/ x
" r2 r' B/ D! T/ m2. 2 发送模块
% W, q, P4 S$ R+ T5 U5 W0 H 该模块主要实现CSMA/CD 协议,完成数据帧的传送,即以字节为单位从发送缓冲区读取数据,并将其转换成4 比特的半位元传送给以太网的物理层PHY芯片,结构框图如图2 所示.重发计数器用以存贮当前帧成功传输时的发送次数. 帧间隙计数器用以保证相邻两个帧之间保持一定的传输时间间隔. 冲突窗计数器用以判断当前所发生的冲突是否为后冲突(late collision) . 延时计数器用以存贮启动传输后等待总线空闲的时间,当超过一定时间后将放弃当前帧的传输.这4 个功能子模块都由1个计数器和1个比较器来实现. 退避计数器模块用以实现二进制指数退避算法,包括一个伪随机数生成器. CRC 生成电路用以实现数据帧的校验码序列,采用4 位数据线并行方式实现.
6 r* y3 ^2 |) u- J& f1 \! t3 z$ g
1 r% U- b, r, l& F8 n3 _0 [图2 发送模块结构框图
/ K: [5 J7 K2 ^' ^) z; j$ S7 A9 p# Q. ?/ `. H
发送控制状态机是整个发送模块的核心,用以管理各个功能子模块,并使它们按照一定的时序协同工作,其状态图如图3 所示. 当总线被其他站点占用进行数据传输时,发送模块处于Defer 状态,如果此时数据准备好需要传输则启动延时计数器,经过规定的最大延时时间后总线仍被占用则放弃当前帧的传输. 当总线空闲后则进入IPG状态,经过最小帧间间隙时间自动进入空闲状态IDLE 并等待数据传输,此时如果数据准备好并且数据的长度大于46 字节则按照前导码、数据、校验序列的顺序进行数据帧的传输,否则按照前导码、数据、数据填充、校验序列的顺序进行数据帧的传输;在传输过程中,如果遇到冲突则进入Jam 状态,发送32 比特的阻塞信号加强冲突以保证网络的各个站点都可以检测到此次的冲突,如果此次冲突是后冲突则直接进入Defer状态,并丢弃当前帧,否则进入Back状态,随机延时一段时间后重新争用总线来传输当前帧.% e) h/ E* k6 H4 f. O
# b. L4 b, A8 H- H Y5 r
图3 发送控制状态机
f% u; }. ~9 A
; I s# T$ t7 C$ d: U2. 3 接收模块
& b7 J) b8 N8 Y+ ]! [2 [: p 该模块主要完成数据帧的接收, 即从物理层PHY芯片接收4比特半位元数据,将其转化成以字节为单位的数据并存贮在接收数据缓冲区,结构框图如图4 所示.
- {% J4 [, k# _: }' h3 w( H( n& M$ Q9 M& H- J4 F
图4 接收模块结构框图1 K4 P* G5 T3 Q& A9 W! B
% a' u" N. r7 k
图4中的地址判断子模块用以检查帧的目的地址字段是否与本站地址相匹配,如果不匹配,则说明不是发送给本站的而将它丢弃掉. 帧间隙计数器用以检测接收到的数据帧与前一帧之间是否满足最小帧间间隔的要求,如果不满足则将它丢弃. 接收字节计数器用以存贮接收帧的字节长度,判断接收帧长度是否满足要求(在最小帧长度与最大帧长度之间) . CRC 生成电路与发送模块一样采用4 位数据线并行方式实现. z6 u* A/ P; f- C
8 o( G6 W* x6 y8 a$ e$ B7 J( ^
接收控制状态机是整个接收模块的核心,负责管理各个功能子模块,检测总线及实现接收数据帧的时序,其状态图如图5 所示. 通常接收模块处于IDLE 状态并监听总线的状态,当检测到以太网帧的前导码时自动进入SFD 状态,此时如果接收到以太网数据帧的帧定界符,并且与前一个数据帧之间的时间间隔大于最小帧间间隙,则接收模块进入数据接收状态开始接收数据. 处于Data0 状态时接收字节的低4 位,而处于Datal 状态时接收字节的高4 位,并在Data0 状态将接收到的完整字节数据存贮到接收数据缓冲区.如果接收的数据字节数超过允许的最大帧长度,则接收模块进入Drop 状态,此时丢弃后面的数据. 当全部数据传输完毕即总线处于空闲时,接收模块重新处于IDLE 状态,等待接收下一个数据帧.
7 `! H$ [: \, b
, g9 O& Y4 Q. e h4 }, ^1 n图5 接收控制状态图! n. E0 I2 t: O0 i9 E% @
" a- Y% Z8 _3 ]- y& \3 综合与仿真: ]( M$ c& b* ]+ B
9 I: z3 o1 L3 ]& L( z 本文采用Xilinx 公司的Spartan Ⅱ系列XC2S100PQ208芯片,整个设计全部采用Verilog HDL 硬件描述语言来实现,并在Foundation3. 1 的设计平台上完成整个模块的设计、综合、仿真、映射及布局布线. 图6为发送时序仿真的波形,从图中可以看出,当传输过程中发生冲突时继续发送32 比特的阻塞码,然后随机延时一段时间重新争用介质以传输数据,这说明本模块满足了CSMA/ CD 协议.
v+ {: C7 L6 I' r% _$ z4 g E2 }" V b1 t- o& Z" R6 G$ x7 O
图6 发送时序仿真波形$ K) V, k5 v( A3 m( m) c
' O, X. d1 v$ J4 结语* W4 L: H( ~) f1 k5 ]6 S3 M
本文介绍了一种简易的基于FPGA 的以太网MAC 子层协议的设计方法. 通过本模块可以简单方便地实现小型嵌入式系统的Internet 网络接口,如果再结合基于FPGA 实现的TCP/ IP 协议栈及其他辅助功能模块,不仅可以使小型嵌入式系统接入网络更加简单,而且系统的集成度、稳定性将进一步得到提高.
3 p- f6 X: y! L/ P3 ] |
|
/1 
发表于 2020-6-22 17:46
收藏
淘帖
支持！
反对！