EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
SiP产品中，如果集成多个射频芯片的话，其EMI问题可能会变得更加难以处理。矽品精密研发中心处长蔡瀛州介绍了矽品精密的处理方法，可以在封装前加一层EMI屏蔽罩。
4 m3 ]; u5 j8 d- S2 `# v
& J% i8 w1 J# y- o : m* c) N* W4 d$ O
图5：矽品精密研发中心处长蔡瀛州在介绍矽品精密的EMI屏蔽罩解决方案。
8 f& B4 y* j, T* [2 b9 l 他同时介绍了不用应用场景所使用的SiP形式和发展趋势，比如云端AI和网络SiP产品常使用FCBGA、2.5D、3D和FO-MCM封装形式；边缘AI和设备常使用PoP和FC-ETS封装形式。
" ^" R) S& z* e3 {) Y: E, z
8 q8 q9 O L; T9 A1 a& v7 }$ @/ U
7 N; X: }4 U+ C/ A9 r' ?- u 图6：AI新品的封装技术。 2 L9 n8 F& C: e
高性能计算封装趋势正在从开始的FCBGA和2.5D封装形式向3D封装转换。
8 ~( R* L& n9 o# y+ j* `; G + Z. c' i, J# u! T3 A q! o
4 e, P& x& v3 h7 `4 S' Q) f( V 图7：3D SiP技术的发展趋势。 0 G$ [2 `! U1 E3 y) v
而SiP的测试挑战是显而易见的，因为系统复杂度和封装集成度都增加了，而产品上市时间却缩短了。那如何缓解SiP最后一步的测试压力呢？NI给出的解决方案是增加中间段测试。
+ [$ b( _" B" o" H" s& b SiP与SoC测试流程中都包含晶圆代工（Foundry）与委外封测代工(OSAT)，主要区别体现在OSAT段。在SiP测试的OSAT段测试中，基板（Substrate）、裸片（die）、封装等的测试会有不同的供应商来做，为了整个流程的质量控制，还会有不同的中间段测试。/ d4 ~& m, E; j; [# u8 W
8 t! m: Q! Z, D* u- A* U! j9 o
通常来讲，SiP测试的方法主要有4种：
( r7 L }/ x# q6 S 传统的ATE测试，难以扩展定制；( O: [0 K8 m" s. n2 X
In House Design Solution即定制化测试；, _) y4 W D' `! L3 Q# \* q' k: X
将系统级测试软件与传统测试仪器相结合；0 u/ b8 z9 @( Z8 H) H+ E+ p1 O
Open Architecture Platform即开放式架构平台，它既有ATE的功能，同时它又可以很容易地集成到原来的中间段测试里面。
' }" j( \* H2 i9 ] B 最后一种开放式架构平台是NI亚太区业务拓展经理何为最为推荐的解决方案。, K0 G3 g( W5 V9 L, R. D0 r
( b% e0 I, P$ X! X' b& m
| 
/1 
发表于 2020-6-17 11:31
收藏
淘帖
支持！
反对！