|
|
allegro做器件封装涉及到的层
3 r8 B/ C7 l$ y. g9 ~* O: pClass Sub-Class
0 \: x2 v) A+ Z( u! B. }1 G& j% H) KPackage Geometry Silkscreen ) Y5 s& l/ b: G H
Assembly Top(是器件的安装结构)
0 d& @7 I2 _7 z; |# q" X( l5 H Place_bound_Top(元件占地区域和高度)[当其它的元件进入这个区域的时候便会产生DRC错误]
: ]; S8 @/ u w0 U DFA_bound_Top(装配范围,比Place_bound_Top小); i' n2 q5 ~7 b% v B
Display_Top(我一般是在这个层上在器件的几何中心画一个十字,这样方便定位)& E: p0 S. @1 X( c: K
---------------------------------------------------& S7 v P/ a: y2 E9 r
Ref_Des Silkscreen Top(REF,反映器件的流水号), a3 {& }3 b# I# O ?- B, ?
Assembly Top (Footprint,定义成器件的封装名)$ l0 Z9 g& \5 y V! ]; T
----------------------------------------------------
5 T: \+ N( O+ [2 H- H( c+ ?Component Value Silkscreen Top(val,器件值) , I- r, l+ D% ] _. a6 k
Assembly Top(val,器件值)$ j$ ]6 \, _3 ~3 }, y
|
|