LPDDR3仿真问题

aragorn1016

DDR批量仿真时碰到附件显示的问题，请问出在什么地方问题？怎么改？多谢了！

oostilloo

aragorn1016 发表于 2020-6-8 09:02
Hyperlynx  附件是控制器的IBIS模型，请给看看有没问题，多谢了

我的意思是，这个不是模型的问题，是你设置时候模型选择的问题，ODT Enable应该选择带ODT的模型，ODT Disable应该选择关闭ODT的模型，你现在两种情况下都选择的是ODT120，所以仿真软件在提醒你核对一下模型选择是否OK

oostilloo

这是什么仿真工具，按照我的理解，ODT Disable和ODT Enable时候的模型应该是不一样的，现在两个都是ODT120，软件认为逻辑有问题

hyxs714154

什么软件

wugaojian1016

hyxs714154 发表于 2020-6-5 21:16
什么软件

Hyperlynx9.4.1

aragorn1016

oostilloo 发表于 2020-6-5 17:40
这是什么仿真工具，按照我的理解，ODT Disable和ODT Enable时候的模型应该是不一样的，现在两个都是ODT120 ...

Hyperlynx  附件是控制器的IBIS模型，请给看看有没问题，多谢了

aragorn1016

oostilloo 发表于 2020-6-8 09:27
我的意思是，这个不是模型的问题，是你设置时候模型选择的问题，ODT Enable应该选择带ODT的模型，ODT Dis ...

) ?- Y" Z8 K6 o6 e+ e. ]  模型里面是这样的，看起来没得选，是不是需要修改模型？
6 W: ^+ E! |# O: g

wengcq

你看看P1，M3，K5是不是对应的差分信号的P脚，如果不是就放第2列

aragorn1016

wengcq 发表于 2020-6-10 16:58
  S& w5 ^/ ]  |3 d你看看P1，M3，K5是不是对应的差分信号的P脚，如果不是就放第2列

4 ?1 ~5 _8 c2 ]% g! t; @确认了，三个都是P脚
' N8 d& f! I2 O

wengcq

是不是差分信号模型被放在两个不同的model selector里了？hyperlynx的DDR wizard对IBIs的要求很严格，经常会出现各种问题，很让人头痛

oostilloo

aragorn1016 发表于 2020-6-10 17:10
确认了，三个都是P脚

这个模型有点类似FPGA的模型，只列出了所支持的模型，但是没跟管脚对应，也没做model select，所以需要手动修改管脚和对应模型，麻烦的很。。。LPDDR3差分是有ODT120和ODT240可选
* `( }; v& D! `! M) `
& F1 h, w/ c5 o0 NDIOP     -   Differential Ended P IO for DQS and CLK
$ R, K3 D9 I7 {& \1 w2 tDION     -   Differential Ended N IO for DQS and CLK
DS34     -   Output Termination of 34 ohm
1 T& v! ~% t/ u& G8 ]% QDS40     -   Output Termination of 40 ohm
2 B- p; }9 i: a( qDS48     -   Output Termination of 48 ohm
) }- ]$ K, G: ]7 p+ r  W: x% |DS60     -   Output Termination of 60 ohm
DS80     -   Output Termination of 80 ohm
DS120    -   Output Termination of 120 ohm
1 O& y% U0 u' s% g, w2 a+ FODT40    -   Input termination of 40 ohm  
5 D5 [5 X. i; ~" v( j- LODT60    -   Input termination of 60 ohm
ODT120   -   Input termination of 120 ohm
ODT240   -   Input termination of 240 ohm
1 A; z* L7 y# [7 S0 B1 O' b$ F  m& `
/ Z  V6 C0 S! }" R, V( q) r7 E* Y
- {; o1 m/ m) e3 B$ G
; V( O( E. R) U8 B: A' P80     LPDDR3_DIOP_DS34_ODT120               LPDDR3_DIOP_DS34_ODT120 0.0000mohm 0.0000nH 0.0000pF
81     LPDDR3_DION_DS34_ODT120               LPDDR3_DION_DS34_ODT120 0.0000mohm 0.0000nH 0.0000pF
P1     LPDDR3_DIOP_DS34_ODT120               LPDDR3_DIOP_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
7 l. q! L, B+ Y9 zR1     LPDDR3_DION_DS34_ODT120               LPDDR3_DION_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
M3     LPDDR3_DIOP_DS34_ODT120               LPDDR3_DIOP_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
N3     LPDDR3_DION_DS34_ODT120               LPDDR3_DION_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
K5     LPDDR3_DIOP_DS34_ODT120               LPDDR3_DIOP_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
0 ^0 ]+ u/ T0 Z" [L5     LPDDR3_DION_DS34_ODT120               LPDDR3_DION_DS34_ODT120 800.32mohm 1.29595nH 0.66915pF
82     LPDDR3_DIOP_DS34_ODT240               LPDDR3_DIOP_DS34_ODT240 0.0000mohm 0.0000nH 0.0000pF
4 H/ n$ V- t3 _* I, E83     LPDDR3_DION_DS34_ODT240               LPDDR3_DION_DS34_ODT240 0.0000mohm 0.0000nH 0.0000pF
84     LPDDR3_DIOP_DS40_ODT120               LPDDR3_DIOP_DS40_ODT120 0.0000mohm 0.0000nH 0.0000pF
85     LPDDR3_DION_DS40_ODT120               LPDDR3_DION_DS40_ODT120 0.0000mohm 0.0000nH 0.0000pF
7 [7 n6 x5 }% \6 L86     LPDDR3_DIOP_DS40_ODT240               LPDDR3_DIOP_DS40_ODT240 0.0000mohm 0.0000nH 0.0000pF
4 w8 K+ r/ ~0 E; g- b87     LPDDR3_DION_DS40_ODT240               LPDDR3_DION_DS40_ODT240 0.0000mohm 0.0000nH 0.0000pF
9 i3 @. `# u# @7 A88     LPDDR3_DIOP_DS48_ODT120               LPDDR3_DIOP_DS48_ODT120 0.0000mohm 0.0000nH 0.0000pF
) l  @# B+ L0 R7 _+ @89     LPDDR3_DION_DS48_ODT120               LPDDR3_DION_DS48_ODT120 0.0000mohm 0.0000nH 0.0000pF
, L" O6 ~+ l& o1 }. g% W7 v9 D6 ]90     LPDDR3_DIOP_DS48_ODT240               LPDDR3_DIOP_DS48_ODT240 0.0000mohm 0.0000nH 0.0000pF
91     LPDDR3_DION_DS48_ODT240               LPDDR3_DION_DS48_ODT240 0.0000mohm 0.0000nH 0.0000pF
+ D6 y6 D/ L" Z92     LPDDR3_DIOP_DS60_ODT120               LPDDR3_DIOP_DS60_ODT120 0.0000mohm 0.0000nH 0.0000pF
% U" O7 |0 J- l' I0 L  T93     LPDDR3_DION_DS60_ODT120               LPDDR3_DION_DS60_ODT120 0.0000mohm 0.0000nH 0.0000pF
- z$ W; ~  V0 N2 T94     LPDDR3_DIOP_DS60_ODT240               LPDDR3_DIOP_DS60_ODT240 0.0000mohm 0.0000nH 0.0000pF
95     LPDDR3_DION_DS60_ODT240               LPDDR3_DION_DS60_ODT240 0.0000mohm 0.0000nH 0.0000pF
96     LPDDR3_DIOP_DS80_ODT120               LPDDR3_DIOP_DS80_ODT120 0.0000mohm 0.0000nH 0.0000pF
97     LPDDR3_DION_DS80_ODT120               LPDDR3_DION_DS80_ODT120 0.0000mohm 0.0000nH 0.0000pF
. V7 D; T6 @2 A98     LPDDR3_DIOP_DS80_ODT240               LPDDR3_DIOP_DS80_ODT240 0.0000mohm 0.0000nH 0.0000pF
99     LPDDR3_DION_DS80_ODT240               LPDDR3_DION_DS80_ODT240 0.0000mohm 0.0000nH 0.0000pF  
- b5 u) C3 h# D! `5 ~; @" G# K
# z5 J  A( y# c1 x4 J+ m% v
6 Z1 T3 s7 [% w; U! B5 \3 _0 Z( a
! h% n# N  z' ], Y- N( k修改的时候只添加了P1/R1那几个管脚对应的模型，而且都是ODT120的
/ w& p# l& h" Y. G9 v& Q

望见

我在仿真的时候也出现这个报错的，我点忽略了，最后出结果也是PAss的。你最终有解决吗？

wengcq

哦，重新看了一下，你的driver和receiver用的是同一个model？对于driver来说，model类型应该是output或IO，对于receiver来说是input，需要先确认model类型是否用对
1 v7 q& R9 {% I1 t* U+ H' i