FPGA采集百兆高速信号

wuke8

比较器将网线传输过来的差分信号转为单端信号，该信号时钟频率为100M，电平标准能满足FPGA的输入电平标准，波形质量尚可。
6 f2 e1 p* j# m3 Q# q单端信号直接连接到FPGA，现在如果想用FPGA直接采集，应该怎么处理呢，是当作异步信号直接打拍吗，过采样的话时钟频率不够。
时钟恢复目前来不及实现。
' H3 E2 O% `/ j; Q8 R, L

sisisisisisiwww

网线是差分信号，FPGA有对应的IP核（SGMII）来处理。收发的处理过程属于加串/解串，即serdes信号处理。IP核处理完成后变成Verilog可以处理的信号0/1.
2 x5 H! R) n" Y0 g, L* `$ G
, O+ E' R! B' @# _9 LGTX/SRIO/AURORA/PCIE/SGMII/MIPI等，都属于serdes信号。信号加串后，其通信速率800Mbps~nGbps，它不能通过普通IO口处理，必须通过serdes专用引脚处理。你说的100MHz是它的参考时钟，内部有锁相环倍频。
5 ^+ z2 d9 k8 ?9 V$ Q& S! ?
* T8 W) k' J/ E, t# ]. z( eserdes信号编码有多种格式，常见8b/10b（低速）~128b/130b（高速）。

wuke8

sisisisisisiwww 发表于 2020-6-3 20:17
网线是差分信号，FPGA有对应的IP核（SGMII）来处理。收发的处理过程属于加串/解串，即serdes信号处理。IP核 ...

' H. B1 K- d4 `% H- X9 p% _( ~  k网线上传输的就是100Mbps的信号，网线上传输的是FPGA直接控制的差分信号。接收端通过阻抗匹配，在比较器输出端恢复出单端信号，需要对这个单端信号进行采样
$ c* N/ |- e5 I, P, \* R2 ~