一个关于状态机的状态跳变问题，请大家看看是哪里逻辑不够严密？

sisisisisisiwww

• module         dithering(
•     input         clk,
•     input         key_in,
•     output reg  key
•     );
•     wire key_rising;
•     wire key_falling;
•     reg  key_mid = 0;                                           //按键输出的中间信号
•     reg  counter_20ms_flag = 0;                   //计数标志，如果到达20ms则变为1
•     reg  counter_20ms_en = 0;                   //计数器使能，检测到边沿开始计数
•     reg  counter_20ms_falling_flag = 0;//下降标志信号
•     reg  key_in_state0 ,key_in_state1;                   //寄存按键状态
•     reg  [20:0]counter_20ms = 0;          //上升沿计数器
•     assign key_rising  = ((~key_in_state1)&&key_in_state0); //上升
•     assign key_falling = (key_in_state1&&(~key_in_state0));//下降
•     parameter Idle                     = 4'b0001;
•     parameter First_Filter  = 4'b0010;
•         parameter Done              = 4'b0100;
•         parameter Second_Filter = 4'b1000;
•         reg [3:0]current_state = Idle;
•         reg [3:0]next_state;
•         always@(posedge clk)begin
•                 key_in_state0 <= key_in;
•                 key_in_state1 <= key_in_state0;
•         end
•         always@(posedge clk)
•                 key <= key_mid;
•     always@(posedge clk)
•             current_state <= next_state;
•     always@(posedge clk)begin
•             case (current_state)
•                     Idle                 :
•                                                     IF(key_rising == 1)  begin
•                                                             next_state <= First_Filter;
•                                                             key_mid <= 0; end
•                                                     else begin
•                                                             next_state <= Idle;
•                                                             key_mid <= 0; end
•                     First_Filter:         if(key_falling == 1)begin
•                                                             next_state <= Idle;
•                                                             key_mid <= 0; end
•                                                     else if(counter_20ms_flag) begin
•                                                             next_state <= Done;
•                                                             key_mid <= 0; end
•                                                     else begin
•                                                             next_state <= First_Filter;
•                                                             key_mid <= 0; end
•                     Done                :
•                                                     if(key_falling) begin
•                                                             next_state <= Second_Filter;
•                                                             key_mid <= 1; end
•                                                     else begin
•                                                             next_state <= Done;
•                                                             key_mid <= 1; end
•               Second_Filter:
•                                                       if(counter_20ms_flag) begin
•                                                               next_state <= Idle;
•                                                               key_mid <= 1; end
•                                                       else if(key_rising) begin
•                                                               next_state <= Done;
•                                                               key_mid <= 1; end
•                                                       else begin
•                                                               next_state <= Second_Filter;
•                                                               key_mid <= 1; end
•                     default                :  next_state <= next_state;
•             endcase
•     end
•     always@(posedge clk)begin
•             if(counter_20ms_en == 1)
•                     if(counter_20ms < 999999)
•                             counter_20ms <= counter_20ms + 1'b1;
•                     if(counter_20ms == 999999 && counter_20ms_en == 1) begin
•                             counter_20ms_flag <= 1;        //满20ms输出一个时钟的标志信号
•                             counter_20ms <= 0;end
•             else begin
•                             counter_20ms_flag <= 0;
•                             counter_20ms <= 0; end
•             end
•     always@(posedge clk)begin
•             case (current_state)
•                     Idle                 :  counter_20ms_en <= 0;
•                     First_Filter : counter_20ms_en <= 1;
•                     Done                 : counter_20ms_en <= 0;
•                     Second_Filter: counter_20ms_en <= 1;
•                     default :           counter_20ms_en <= counter_20ms_en;
•             endcase
•     end
• endmodule
• 想用状态机写一个按键消抖模块，但是在仿真的时候出现了问题，：
  / d+ }  X& k0 l( ^4 {6 X- h- I问题描述：当key_in为1时状态机的状态在第一个和第二个状态间来回跳变。
  第一次发帖，不知道格式。
  ) M5 w, e' i; D

2 @! g0 c! C+ {& s3 H/ j* A, {

bookbook

01.三段式状态机写的有问题，导致状态机跳变，里面的key_mid赋值存在互斥情况。

& m8 a0 z. D$ B* r1 z+ [02.一般第二段只有状态机跳变，赋值操作放在第三段。
03.我把999999改成"patameter  NUM=99"，这样仿真运行4us即可。
04.sys_rst_n相关的逻辑可以忽略掉，不影响系统功能。

sisisisisisiwww

bookbook 发表于 2020-6-3 20:15
01.三段式状态机写的有问题，导致状态机跳变，里面的key_mid赋值存在互斥情况。

02.一般第二段只有状态 ...

0 _; m. m0 D. l; X第一次写三段式状态机所以有很多问题，我昨天将状态转换那里的敏感信号改成组合逻辑就成功了。然后昨晚上我上网搜了一些资料，发现三段式状态机的状态转换那个模块都是组合逻辑。这点我就不是很明白为什么不能用时序逻辑。还有就是谢谢你的解答。
. |' t- I+ G. |" Q