找回密码
 注册
关于网站域名变更的通知
查看: 829|回复: 4
打印 上一主题 下一主题

[Cadence Sigrity] 请教:如何对背板进行多板联合仿真?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-5-31 21:18 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
仿真时有两个问题请教各位:4 f( z8 @1 b7 f6 X
1.存在BUFFER这种分离器件的情况下如何提取ckt文件?, }: {7 |2 A! ?% }: Q, N3 g
2.杜老师的第7课是用DDR simulation模式仿真的,但在背板上没有激励源和control模型,如何基于背板对三块板卡进行联合仿真?
  s0 g# w0 L. r3 l, r' @整个链路如图所示,由三块板卡组成,信号由PCB1的芯片经过背板最终到PCB2的芯片上。  C- V' W0 ^- o7 J- g$ T; g4 [  e& Y
  z# j/ ?0 W5 n5 U
' |) q- D, d) P
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    2#
    发表于 2020-5-31 22:36 | 只看该作者
    分别提取三块板的pcb互连模型,这是后面要讲的课程,方法是加上连接器模型和收发芯片模型,到system si里面搭链路

    “来自电巢APP”

    该用户从未签到

    3#
     楼主| 发表于 2020-6-1 19:56 | 只看该作者
    dzkcool 发表于 2020-05-31 22:36:061 J" |" X! K7 }% V: g
    分别提取三块板的pcb互连模型,这是后面要讲的课程,方法是加上连接器模型和收发芯片模型,到system si里面搭链路
    1 L; v' |  \7 T' }8 p
    4 {" O1 C, r) ]: ?% k
    谢谢杜老师的解答,请问关于第一个问题,存在buffer类分离器件的板卡s参数导出后面也会讲吗?
    , l/ n# @+ `, _! X! l

    “来自电巢APP”

  • TA的每日心情
    开心
    2025-5-28 15:28
  • 签到天数: 51 天

    [LV.5]常住居民I

    4#
    发表于 2020-6-9 11:27 | 只看该作者
    来学习,感觉你这个插损有点大了
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-28 00:47 , Processed in 0.125000 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表