高速板材应用案例

thinkfunny

某单板为芯片测试验证板，其中需要满足阻抗及损耗的一些要求，同时交期也很紧张，另外客户还限制了线宽要求，部分要求如下：
6 n5 a6 k2 {; b% t1 c' x0 O! j% q

• 高速信号部分有12.5Gbps Interlaken信号、QPI、PCIe3.0信号(后面有兼容PCIe4.0的要求)，另外还有10.3125Gbps到光口信号；
  ' Q- i$ ]4 ]" ]: l8 k' Z
  0 w$ S2 F& @1 y5 G- g9 ~. T

• 高速信号损耗要求：
  -0.8dB/inch@4GHz,-1.6dB/inch@8GHz
  

• 差分信号阻抗控制有85ohm、90ohm和100ohm，单端按照50ohm控制，阻抗及线宽控制表如下表1所示;
  

• 4通道ddr4信号；
  

• 小电压大电流的电源较多，其中0.95V电源最大电流80A;
  ) T( Q) N8 U$ W) E

• 24层板且板厚小于2.8mm;
  
  

  
  

表1、阻抗及线宽要求
: i- s' O" M; H8 V0 b
0 y' c/ `- r1 G
  s- N" ~, [! x+ P在仿真介入前，原始设计叠层使用的是普通FR4材料，如S1000-2,IT180A等，叠层如下图1左边所示（最终确定使用22层）。
# Z* `: ^' {3 N/ I- L
1 D& _8 w7 ~1 X! S- [$ x 图1.原始层叠及损耗评估

在上图叠层的基础上我们可以看到4GHz时的单位长度损耗已经不能满足要求了，同时在8GHz时的损耗裕量也较小，所以至少需要选择中损耗的板材才能满足损耗要求。如下表2和表3为某中损耗板材的材料参数。
7 U! s: X! w: M) v
" ]7 a2 K4 n1 k8 ?
Thin core Standard Construction List
6 d4 b& U! u" A+ A* ^ 表2、 core参数


Prepreg Standard Construction List

表3、 PP参数

1 B! b( J) r- y3 g
* j0 v/ b8 a8 p$ H1 K  M8 n8 [按照上面表2和表3的材料参数，在线宽固定的情况下，计算的阻抗如下所示。
; Z; m: S# Y4 Y) y8 C' D9 v' Z/ a* o
! \0 ?$ R! l2 e: T. l5mil线宽的50欧姆单端阻抗计算如下。
( Z( w1 p1 P2 B8 ]2 q 5mil线宽需要调整到3.5mil才能满足50ohm的目标阻抗，调整会比较大，加工可靠性差。

4.2/10mil的100欧姆差分阻抗计算如下。
4.2/10mil的差分线需要调整到3.5/11.5mil才能控制100ohm的目标阻抗，调整也会比较大，加工一致性差。

7 G* A( i) F0 a. c$ ^3 d; l0 S# X
+ t5 S6 w5 [3 X0 I- x* V5 d4.5/8mil的差分90欧姆阻抗计算如下。
离目标阻抗90ohm有一定的偏差，还是需要调整才能满足要求。
1 Z& u) y( P# l, M) z
' p9 N% v: j+ {
7 w, E3 z: ?' E: F* u0 J! _上面的计算总体来看需要满足阻抗要求，必须把线变细，这样调整会较大，采用如下某low Dk的材料，材料参数如下表4所示。
3 D8 g% k2 c9 X- C! E
- @$ @3 z: S- X% ?! @9 o1 b. mThin core Standard Construction List

PrepregStandard Construction List

表4、 某low Dk材料参数
$ A7 N: m; H/ F# r; e: W

采用该low Dk的材料后，在线宽线间距不变的情况下，计算的阻抗如下所示。
# Q6 q& n: }$ C( C! N
5mil的线宽，只要微调就能满足50ohm的单端目标阻抗标准。
) }& F# e  j7 |$ v5 H1 K6 S/ q

3 K3 y2 p- P4 G! [0 u8 z 4.2/10mil的100欧姆差分线阻抗可以很好的满足100ohm的标准，不需要额外调整。
4.5/8mil的差分线只需要微调阻抗就能满足90ohm的标准。
) R# |6 b5 b7 f3 y' _

. g0 i. b% R7 }% b3 R0 ]" d以上计算可知在要求的线宽条件下，使用low Dk的板材在加工时基本不需要过多的额外调整就可以满足阻抗要求。


  o+ V" W# p; a9 J/ M$ G! [, V根据新的材料，调整叠层如下图2右所示。
5 z! |0 W1 D0 T
0 w- f5 A  g* P2 Y% j+ S! m 图2.最终调整叠层
! n+ L- q9 c3 L, Y. J$ f8 ~/ A" t

上面叠层在之前的基础上指定了玻纤类型，同时由于厚度的限制，该叠层使用了阴阳铜箔的芯板(使用阴阳铜箔的芯板时需要注意交期可控)。Low Dk材料的损耗曲线和原始FR4的损耗对比如下图3和图4所示。

图3.QPI信号评估

图4.PCIe3损耗评估
2 a7 o: c; e- G, A
4 l: f( I( @% `
5 w+ ?) W/ c8 N7 [4 R# X: q可知通过不同的板材选择，主要是为了满足阻抗、损耗及板厚等要求，不同的要求可选择的材料也是不一样的，此项目是在不计较成本，需要最快的交期的情况下的一个例子，在条件变化的情况下还有其他的选择，所以本例只是作为一个参考。
7 \0 B- ]+ }  B# A, i
3 P/ n8 ]' V1 [- M  e
/ L# P# Q7 m  `! C" {

xiaogegepcb

高速板材应用案例

04053308

感谢分享