TA的每日心情 | 怒 2019-11-19 16:53 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
00. 前提
, k" n' r2 m% G2 N: d 具备数电和模电基础知识;, v4 ^. ]9 L# T
了解常见电子元器件及其封装,熟知其特性;
2 J4 [- S! ?. C; _% k 了解常见接口电平,熟知其特点;
9 w6 q( A/ P: z* M+ k% o9 L" u 掌握常见电路仿真、设计及调试方法;(NI公司的Multisim除了正版,还有一个Blue免费版,可以用来仿真电路)" F+ {4 v3 R7 A1 `5 J4 b5 {
掌握常用PCB设计软件的使用方法(具体软件看个人使用习惯,注意盗版软件可能涉及版权问题),了解PCB生产工艺流程;
4 Q4 u% x( N( g 掌握高速信号的设计,具备阻抗计算等电路设计技能;(涉及到电磁仿真、热仿真等,其实应该由专职人员来做)$ g1 j# `. L( y; R3 W4 P( X
掌握示波器、频谱仪、信号发生器等设备的使用。6 ~& \& ^* U4 }3 W
(暂时想到这么多,下述的内容仅针对Altera和Xilinx两家公司的部分产品做个人叙述)( F5 |+ @. T5 [8 u# Z, }" Y
+ l7 l5 Z- J! h& [% ?01. Altera设计————“熟读唐诗三百首,不会作诗也会偷”
' A( Z% Y, J5 }' N# x5 \ a. 我最开始接触的Altera公司的FPGA主要是Cyclone系列(FPGA)和MAX系列(CPLD),整体属于其产品树的中低端系列。上学买了开发板学习编程。上班之后有设计需求,电源、时钟设计COPY的开发板原理图,只不过具体的电源芯片/晶振/Flash等更换了型号,但是连接方式基本相同。其他电路设计则来源于课程和网络积累(隔离、稳压、接口)。
% |9 f; Y+ Y5 k% D. g. r: y 现在回想,庆幸不是中高端的FPGA设计,要不然既没地方COPY,也没地方问(当时单位同事以PLC和单片机为主),更可怕的是,当时我根本不具备高速信号设计能力。1 s. d/ v u' z
对于一个十分正经的公司而言,一定要有自己的硬件库/设计库,最差也要有过往项目资料汇总,便于自己和他人的后续设计。硬件库可以作为你学习的主要参考。3 w6 u5 y+ f" B* D
可能,对于某些正经Plus的公司,现阶段没有硬件库,那就多百度、多交流、多看手册。
$ U8 @, s8 l/ A b. 后续工作中有同系列不同型号的芯片设计,参考自己过往的设计做修改(JTAG/AS/时钟/电源/Flash/外设接口有相似地方,只是具体的连接引脚不同)。
0 x1 p6 H# G h8 o9 { L 所以,如果仅仅是Altera中低端产品的硬件设计,接口及外围电路基本可以COPY。注意功能引脚的使用和时钟的设计。
3 ~6 Y$ S7 c* L' u5 r9 h6 C 4 }2 o7 S3 R! {; }7 X: z
02. Xilinx设计
( A8 @5 h* B$ C4 C& C 仅仅从资料完整度上来看,Xilinx是当之无愧的Tier_1,其中7Series是其过去十年的主打中高端产品,UltraScale是近两年其中高端产品。
9 @( [7 Q9 J+ _$ o7 E% ~5 j1 U; b 它针对自己的产品树做了硬件设计的充分说明和PCB的部分说明,包括电源设计、电源电容的容值参考、阻抗匹配设计等,这点不展开。
# Q- ]+ W! X1 h0 O2 N2 h: x% ~ 在官网,它有自己以及第三方公司推出的开发板,其原理图可以用作借鉴。+ P* v. H* O; \+ o3 A C
. n! Y: t; n. m$ F0 M03. 外围扩展
' Z' j8 N2 z4 b( k a. BANK.7 `8 N4 m: X" y) Q! e
做FPGA设计,自身会涉及到BANK划分;1 z2 o R: C5 `6 i3 Y+ e8 O
不同的BANK后续会涉及到外设接口设计,尤以高速接口为重点,例如DDR(DDR2/DDR3/DDR4……,一般使用HR_BANK)、GTX(PCIE/SRIO/Aurora)等。: e6 F+ W, n2 S! i2 i/ F& G
b. 时钟、电源.
) Z4 n+ e/ M. Y ^ y% a$ t 普通BNAK的时钟主要是阻抗、幅值、稳定性等参数;高速接口的时钟还涉及Jiter等参数。
! I* m$ V* f3 l ~4 P 电源主要是幅值和噪声,其中噪声对高速接口的影响比较大。% ^; N4 _8 D) R9 m4 _4 M' Y# B
c. 硬件设计在需求明确之后,原理图设计周期(个人经验):8 S7 a7 j0 f8 Y) M9 Q. o) \, I
Altera中低端的常规板卡设计方案1~2周(含资料收集、评审),封装绘制2~3天,原理图绘制2~5天(含评审);' X4 m$ J" W" E; t3 k" L
Xilinx中端板卡设计方案4~8周(含资料收集、评审),封装绘制1~2周(存在硬件库供调取常规封装),原理图绘制1~3周(含评审);
4 B0 }5 D- [- r+ p% L# ]9 M4 t5 S+ s, Z+ Z& t( G
04. 官网手册(截止到2019-11-28,网址尚有效)3 J8 C( B6 M: Q3 l( P) D3 P8 y
a. Altera官网(产品 -> 根据产品型号查找文档)! r2 ^( ?$ J$ f5 ^; T
https://www.intel.cn/content/www/cn/zh/products/programmable.html
( y% d& P* {+ W; i5 [8 F b. Xilinx# ~4 `) Z8 t% K+ Q2 {
① Xilinx官网:2 c- `9 u1 \# }8 P8 Y
https://china.xilinx.com/
3 r; h. n& l9 u- ~' B: u! u$ g ② 技术支持(含知识库):(推荐)
/ ] X$ p0 U$ f2 } https://china.xilinx.com/support.html
+ O. W3 n' F+ v/ Q( u& f1 Z; v 特别地说明一下,搜索“schematic review checklist”,可以下载7Series的原理图检查表,其内部包括各项设计建议以便逐项核对。
4 U* j! W/ d: q4 s, q (附件是2019-11-28官网下载的7系列检查表,我未设置积分下载;官网还有其他诸如功耗计算等文档)
% |9 [2 _8 a8 `) M8 ^ ③ 软件:(推荐)
/ o! |$ ~4 @3 H: W& r$ F9 v 安装任意版本的Vivado,选择其中的DocNav,可以下载手册、查看视频 |
|