找回密码
 注册
查看: 721|回复: 2
打印 上一主题 下一主题

[Cadence Sigrity] DDR仿真第6节课疑问

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-5-26 10:03 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 zhouwo 于 2020-5-26 10:04 编辑 4 n5 E" Y6 N; r: s5 i+ `! M& V
0 q" i" v2 Q% k. v
DDR仿真第6节课,内存模型的这几个网络应该选啥?VREF_CA  这4个 ,还是不选也OK?我看他也属于AddCmd0 . P! m8 k0 G$ x6 ~& P5 Q. {9 \
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    2#
    发表于 2020-5-26 10:47 | 只看该作者
    Vref是参考电平,不是要仿真的信号

    评分

    参与人数 1威望 +1 收起 理由
    zhouwo + 1

    查看全部评分

    该用户从未签到

    3#
    发表于 2020-5-29 19:14 | 只看该作者
    DDR信号分组搞明白,这个就明白了。上面是两个控制信号,两个vref电源,3/4都是DDR电源一半,这个看看原理图就明白了。

    “来自电巢APP”

    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-31 07:09 , Processed in 0.078125 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表