关于实现类似双边沿单稳态电路的办法，使用的是xilinx的ZYNQ7010。

zhishide7 · 发表于 2020-5-13 14:49

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

1、问题：使用xilinx的ZYNQ7010的PL部分实现类似双边沿单稳态触发电路。
已知输入信号频率在7.9KHz~8KHz之间波动，波形为方波。当上升沿到来时跳变为高电平，在下降沿到来前降为低电平。当下降沿到来时跳变为高电平，在上升沿到来前降为低电平。
波形类似

2、要求
输出的脉宽要求大致为输入信号的一半，但并不严格要求。
要求输出信号的上升沿与输入信号的上升沿与下降沿严格对齐。
FPGA上是新手，试了好多次没成功所以前来提问。希望大佬可以回答。
3、尝试做法
reg[10:0] timer_cntp;//计数器1
reg[10:0] timer_cntn;//计数器2
reg flagp;//判断上边沿
reg flagn;//判断下降沿
wire flag;
always@(posedge sys_crs or posedge sys_clk)//同步信号上升沿，sys_crs为输入信号，sys_clk为时钟
begin
IF (sys_crs)
      begin
      flagp <= 'b1;//标志位
      timer_cntp <= 11'd0 ;//计时开始
      end
else if(timer_cntp >= 11'd1562&flagp==1'b1) //(1/8000/4)*50000000=1562.5
      begin
         flagp <= 'b0;//下个同步信号边沿前回复
         timer_cntp <= 11'd0 ;
      end
else
      begin
         timer_cntp <= timer_cntp + 11'd1;
      end
end

always@(negedge sys_crs or posedge sys_clk)//同步信号下降沿
begin
if (!sys_crs)
      begin
      flagn <= 'b1;//标志位
      timer_cntn <= 11'd0 ;//计时开始
      end
else if(timer_cntn >= 11'd1562&flagn==1'b1) //(1/8000/4)*50000000=1562.5
      begin
         flagn <= 'b0;//下个同步信号边沿前回复
         timer_cntn <= 11'd0 ;
      end
else
      begin
         timer_cntn <= timer_cntn + 11'd1;
      end
end
assign flag=flagn|flagp;
4、失败原因分析
一直在执行 if (!sys_crs)和if (sys_crs)
5、fpga上是新手，试了好多次没成功所以前来提问。希望大佬可以回答，解决这个双边沿单稳态触发电路的问题。

wuke8 · 发表于 2020-5-13 14:50

01.错误
程序错误细节没看，主要是你的编码风格不太规范。
一般在always语句中采用时序控制，并且赋值采用非阻塞方式赋值（<=）；而你的用法是在always语句中引入了事件控制（posedge sys_crs）。
假如在always语句中引入事件控制，一般用作组合逻辑，并且赋值采用阻塞方式赋值（=），例如always@(a,b,c or d)或者always@(*)。
可以用你的方式编码，但是更要加强逻辑状态的控制。
//------
02.源码及仿真波形如下，输出波形的占空比我设置了百分之50和百分之八十，仿真时间1ms。
注释部分的代码，是另一种实现方式，可以替代它上面的对应代码。具体怎么学习就看你自己了。

zhishide7 · 发表于 2020-5-13 14:51

wuke8 发表于 2020-5-13 14:50; _. _+ R3 p6 g- n% ]" w
01.错误
; ~4 }$ k# k8 n% m+ A7 ^程序错误细节没看，主要是你的编码风格不太规范。
6 h5 t& [. B& ~" x$ N- K6 A一般在always语句中采用时序控制，并且赋值采 ...

那其他的呢

zhishide7 · 发表于 2020-5-13 14:51

本帖最后由 zhishide7 于 2020-5-13 14:53 编辑

wuke8 发表于 2020-5-13 14:50
6 k! [, z) g% W( z% E01.错误
( ~7 \) E: s% y7 |程序错误细节没看，主要是你的编码风格不太规范。
, p7 x+ A0 ?' M- Z# C! h5 x& I$ }) p一般在always语句中采用时序控制，并且赋值采 ...

如果我理解的输入输出关系有错误，请把问题描述详细一点。

wuke8 · 发表于 2020-5-13 14:52

zhishide7 发表于 2020-5-13 14:51
% F0 z1 R. M# d如果我理解的输入输出关系有错误，请把问题描述详细一点。

仿出来singal_out不知道为什么一直是低电平。

wuke8 · 发表于 2020-5-13 14:53

你得告诉我代码改动哪里了。
我这边不改代码可以正常出仿真波形。*.v的仿真与开发环境没有太大关系。
//------
你先参考如下步骤添加top的信号到窗口，看看哪个信号有问题。

zhishide7 · 发表于 2020-5-13 14:54

wuke8 发表于 2020-5-13 14:53
: W- R! c. y. {9 \& e6 Y9 P1 B你得告诉我代码改动哪里了。
8 F) \8 f9 ^: _: K2 A: A我这边不改代码可以正常出仿真波形。*.v的仿真与开发环境没有太大关系。
1 g0 e6 O$ C2 R6 Z/ k//- ...

我一个字都没改，我先自查一下吧，看看是不是哪儿设置的有问题。

wuke8 · 发表于 2020-5-13 14:54

zhishide7 发表于 2020-5-13 14:54
! _4 L. z+ d" P4 L2 t! U9 R我一个字都没改，我先自查一下吧，看看是不是哪儿设置的有问题。

我将将代码下载之后也能正常跑仿真。你肯定是改哪里了。

bookbook · 发表于 2020-5-13 14:55

代码重新下载后仿真结果。
你看看是不是波形没有显示全，调整一下波形。

wuke8 · 发表于 2020-5-13 14:55

bookbook 发表于 2020-5-13 14:55
% h2 l# g$ t- p& k代码重新下载后仿真结果。
# t& d& R5 Y, h% D你看看是不是波形没有显示全，调整一下波形。

波形没问题，谢谢大佬，

帐号		自动登录	找回密码
密码			注册

关于实现类似双边沿单稳态电路的办法，使用的是xilinx的ZYNQ7010。

EDA365欢迎您登录！

点评

点评

点评

点评

点评

浏览过的版块

推荐内容 /1