找回密码
 注册
关于网站域名变更的通知
查看: 531|回复: 3
打印 上一主题 下一主题

PCB设计中的一下问题

[复制链接]
  • TA的每日心情
    开心
    2025-7-17 15:10
  • 签到天数: 71 天

    [LV.6]常住居民II

    跳转到指定楼层
    1#
    发表于 2020-5-13 13:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    一、 一个系统往往分成若干个PCB,有电源、接口、主板等,各板之间的地线往往各有互连,导致形成许许多多的环路,产生诸如低频环路噪声,如何解决? : t: ^1 _& {# n1 G$ |, K: }  Z! h# ^
           各个PCB板子相互连接之间的信号或电源在动作时,例如A板子有电源或信号送到B板子,一定会有等量的电流从地层流回到A板子 (此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以,在各个不管是电源或信号相互连接的接口处,分配给地层的管脚数不能太少,以降低阻抗,这样可以降低地层上的噪声。另外,也可以分析整个电流环路,尤其是电流较大的部分,调整地层或地线的接法,来控制电流的走法(例如,在某处制造低阻抗,让大部分的电流从这个地方走),降低对其它较敏感信号的影响。  
    8 X* J  a1 X4 S2 t二、在高速板(如p4的主板)layour,为什么要求高速信号线(如cpu数据,地址信号线)要匹配? 如果不匹配会带来什么隐患?其匹配的长度范围(既信号线的时滞差)是由什么因素决定的,怎样计算?   |( R" E9 x% |$ D& W/ R
          要求走线特性阻抗匹配的主要原因是要避免高速传输线效应(transmission line effect)所引起的反射(reflection)影响到信号完整性(signal integrity)和延迟时间(flight time)。也就是说如果不匹配,则信号会被反射影响其质量。
    : ^+ o( _9 C" v( N* u所有走线的长度范围都是根据时序(timing)的要求所订出来的。影响信号延迟时间的因素很多,走线长度只是其一。P4要求某些信号线长度要在某个范围就是根据该信号所用的传输模式(common clock或source synchronous)下算得的timing margin,分配一部份给走线长度的允许误差。 至于, 上述两种模式时序的计算, 限于时间与篇幅不方便在此详述, 请到下列网址http://developer.intel.com/design/Pentium4/guides 下载"Intel Pentium 4 Processor in the 423-pin Package/Intel 850 Chipset Platform Design Guide"。 其中 "Methodology for Determining Topology and Routing Guideline"章节内有详述。
    1 R8 S  e1 B4 b' O" Q三、 如何估算特性阻抗。
    & V# b; W" y) ], r# E: J   (1)能否提供一些经验数据、公式和方法来估算布线的阻抗。(2)当无法满足阻抗匹配的要求时,是在信号线的末端加并联的匹配电阻好,还是在信号线上加串联的匹配电阻好。(3)差分信号线中间可否加地线。
    8 Y4 f% u+ R5 g% k8 G4 i1.以下提供两个常被参考的特性阻抗公式:
    # d4 u  v$ j+ `* f& Fa.微带线(microstrip) 5 U( I; |7 ^1 j( M
    Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中,W为线宽,T为走线的铜皮厚度,H为走线到参考平面的距离,Er是PCB板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。  
    0 {( x* }+ Q  C1 U' ?. r1 g) V, ], Zb.带状线(stripline) / W( \% \4 K6 c; V
    Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中,H为两参考平面的距离,并且走线位于两参考平面的中间。此公式必须在W/H<0.35及T/H<0.25的情况才能应用。
    : t& |. @% d8 i" C  y7 |7 b3 c  Q. J最好还是用仿真软件来计算比较准确。
    & H" H+ y3 P! b2.选择端接(termination)的方法有几项因素要考虑: 9 M$ |/ |; T+ o% W
    a.信号源(source driver)的架构和强度。
    ( H' s2 @; e* {$ X) ?) t$ q9 u8 Cb.功率消耗(power consumption)的大小。
    # h* @" o  }& `- J% y' Mc.对时间延迟的影响,这是最重要考虑的一点。
    $ P) G$ W4 R! j4 k$ `) @! A/ T所以,很难说哪一种端接方式是比较好的。
    6 b& i- W" a, f' ^) J) P4 s3.差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处,如flux cancellation,抗噪声(noise immunity)能力等。若在中间加地线,便会破坏耦合效应。 ' Q8 s& l, x% T1 O8 H5 C# K7 o) y6 H
    ; k. f, ?$ a1 G4 _& j+ o( r

    该用户从未签到

    2#
    发表于 2020-5-13 14:33 | 只看该作者
                           
  • TA的每日心情
    开心
    2023-3-20 15:07
  • 签到天数: 563 天

    [LV.9]以坛为家II

    3#
    发表于 2020-5-13 17:26 | 只看该作者
    阻抗这个一定要算,介质和PP严重影响阻抗状况,对于死记一些数据不可取,在铜皮面积影响也是有的,若有对阻抗的疑问,可以私下交流
  • TA的每日心情
    开心
    2022-6-29 15:11
  • 签到天数: 378 天

    [LV.9]以坛为家II

    4#
    发表于 2020-5-16 20:10 | 只看该作者
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-25 01:32 , Processed in 0.156250 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表