找回密码
 注册
关于网站域名变更的通知
查看: 247|回复: 5
打印 上一主题 下一主题

DDR2的时钟频率与FPGA的IO速率的关系

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-5-6 13:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
速度等级为C8的器件,上下两个BANK最高能支持167兆的IO速率,而左右两个BANK最高只能支持到133.3M.
& y! Z2 }5 \+ p4 _% k$ V. d! U) F% s2 S. m8 H1 W# ?$ R4 C* e
ddr2 667的CK时钟334M,那是不是用C8的器件满足不了?* t. w3 R& _5 j! t4 H

该用户从未签到

2#
发表于 2020-5-6 13:38 | 只看该作者
Altera的FPGA?( j" q6 ?7 r6 f# ^8 A' b6 z
理论上讲,DDR2可以降频使用,最低支持频率需要参考DDR2手册。

该用户从未签到

3#
发表于 2020-5-6 13:39 | 只看该作者
ddr2667和ddr2800内存条都是属于同一时间段的科技产物,它们的数字一般代表的是它们之间的工作频率的参数差别

该用户从未签到

4#
发表于 2020-5-6 13:40 | 只看该作者
DDR2 667跑双通道是5.3G/S X 2 =10.6G/S

该用户从未签到

5#
发表于 2020-5-6 13:46 | 只看该作者
 DDR2 667的内存的基础频率是333,内存工作频率就是667左右。

该用户从未签到

6#
发表于 2020-5-6 13:55 | 只看该作者
DDR的内存频率,是基础频率的2倍。所谓DDR,就是双倍频率的DRAM。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-21 11:18 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表