信号参考平面

legendarrow

根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT
9 H# y! r0 ~' d/ _1 v7 {
一条线夹在VCC与GND之间，与VCC的距离大于3倍或以上到GND的距离，基本上信号线不用考虑跨VCC moat的问题，但是此时信号线是microstrip还是striplne呢，是应该按照带状线的公式计算还是用微带线的公式计算阻抗
% T7 k' A  r5 h

loveb771

还是striplane
其实3倍还是有影响，信号越高速影响越大，
4 E7 q/ ~1 O) A5 z2 r+ k只是距离大影响变小，而且single不建议用此规则，

shark4685

还是striplane
其实3倍还是有影响，信号越高速影响越大，
3 H8 C" R- ^& A0 ?6 X$ _1 m& \只是距离大影响变小，而且single不建议用此规则 ...
loveb771 发表于 2010-6-3 10:54

. w$ r, {, R, X4 e! F, I" t8 Z9 {
$ K) t  C5 `' S; \2 Q# @% J  是这样的。赞同你的观点！！

legendarrow

也比较赞同，影响是随着距离的增大而慢慢减小的
% U8 |8 |: c8 E9 P9 {- o只要距离存在，影响也肯定会存在的，只是在跨moat的具体应用中几乎可以忽略不计

于争

“根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT”
这条经验是谁给的？有数据支撑么？多大的影响是可以忽略的？
跨MOAT的影响是不是可以忽略，要看什么信号，不同信号的要求不一样，同样的信号在不同的工程中可能要求又不一样，这样一概而论不可取，要有数据支撑。
6 U; t/ b+ e( d4 m3 H: |最好看看S参数，影响多大就出来了，这样才能决定在你的板子上影响是不是可以忽略。

cwfang

回复 3# shark4685
1 e: C/ W1 F7 d
) K+ n% L/ X. Q& R0 m2 Q; c5 m
    我怎么没接触过core和pp。只知道电解质还有金属

cwfang

回复 1# legendarrow


# X* Q6 k" C; d    制作板子的时候，金属层与金属层之间，有的说是core，有的说的pp。还有的是电解质，到底怎么分配呢？

legendarrow

core是基本单元的介质，pp是连接基本单元的介质
至少altium designer的软件是这样规定的
但是看见以前SI写的stackup却是相反的，寒一个

chenxztiger

core是现成的双面板，pp是在压合时放在2个双面板之间的材料。

cwfang

回复 8# legendarrow

0 e: B2 X3 c6 Z3 T" w, @( F, V  x3 b
    哦，但我看到有的叠层层与层之间都是core，没有pp；而有点都是pp，没有core，这又是怎么回事呢？

legendarrow

今天仔细查下，原来板厂一般在做表层的时候直接用copper+pp，呵呵，俺搞错了

cwfang

回复 11# legendarrow


    表层与第二层的电解质是pp？别的根据你的阻抗控制决定？

legendarrow

回复  legendarrow
7 D) ?2 u9 m8 _3 G- F# K) m1 O2 ^
# r8 T8 }# ^5 w, q2 ^% u7 n
( x0 V% |% g/ a, F# f, ]# u    表层与第二层的电解质是pp？别的根据你的阻抗控制决定？
2 z) H. `! @; n4 s/ r+ v. C8 qcwfang 发表于 2010-6-9 14:20

. w* s$ ^+ {: @- j- h+ U; e/ Q. F
; b* p5 G  w. x1 `    对的

csj168

嗯嗯？？？？？