求助！DDR3仿真，地址线上的信号质量区别很大，如何排查优化

XiaoMeng_

8 f/ x/ |! _. i4 p 如图，仿真完地址线上的信号后，有些信号看上去像是没有端接电阻，有些正常。请问这种情况该怎么排查

dzkcool

看看不一致的信号是那根，拓扑是不是一致、有没有端接、端接方式、、、

XiaoMeng_

dzkcool 发表于 2020-4-21 09:21
# N5 d" C5 n/ x看看不一致的信号是那根，拓扑是不是一致、有没有端接、端接方式、、、

杜老师，您好，拓扑结构一致，都端接40R电阻到VTT，在这里面进行单根信号仿真，波形相差不大。
. W3 w& u& W2 |9 H' i5 n& a另外我用了盲埋孔，在拓扑结构里一个过孔显示两个TOP是否正常？
" ]4 k% _# h/ e* e2 y
; ?) e; S6 V5 I  {& S  v
& B' E. {- T9 a  ~" n
4 ^) C9 ?& H5 k) a, y# H

xingnuolgsx

XiaoMeng_ 发表于 2020-4-21 10:33
$ O+ W4 I% d3 k0 _杜老师，您好，拓扑结构一致，都端接40R电阻到VTT，在这里面进行单根信号仿真，波形相差不大。
% E, A, R" X6 p另外我用 ...

& S$ x7 u9 U" Z7 m/ k9 h是不是多出来的残桩，应该可以手动把这一段删除再仿真看看波形是否正常的吧？
3 x  K4 l  |3 N

XiaoMeng_

xingnuolgsx 发表于 2020-04-23 10:01:07
' e" l. A: _  D[quote]XiaoMeng_ 发表于 2020-4-21 10:33
杜老师，您好，拓扑结构一致，都端接40R电阻到VTT，在这里面进行单根信号仿真，波形相差不大。
另外我用 ...

是不是多出来的残桩，应该可以手动把这一段删除再仿真看看波形是否正常的吧？
" ~4 \. c; K" r* P1 Y" [4 o[/quote]
5 w  \" |6 k. I2 B% P* D6 v
8 K: K( {; l/ _- A& e- A" N谢谢回复，是因为端接电阻模型没有自动分配上去
1 q' M+ e: d6 R7 x

XiaoMeng_

端接电阻批量分配模型后，在器件管理中没有被自动选中，不知道为什么，重新单个器件分配模型后解决了