求助！DDR3仿真，地址线上的信号质量区别很大，如何排查优化

XiaoMeng_

- o, k' }2 c6 P+ B* p- J2 J, l5 E$ c
. H/ _" U, `& H' r, c7 G 如图，仿真完地址线上的信号后，有些信号看上去像是没有端接电阻，有些正常。请问这种情况该怎么排查

dzkcool

看看不一致的信号是那根，拓扑是不是一致、有没有端接、端接方式、、、

XiaoMeng_

dzkcool 发表于 2020-4-21 09:21
: {" P  x, a2 b看看不一致的信号是那根，拓扑是不是一致、有没有端接、端接方式、、、

4 @; R* m6 J+ }' L杜老师，您好，拓扑结构一致，都端接40R电阻到VTT，在这里面进行单根信号仿真，波形相差不大。
另外我用了盲埋孔，在拓扑结构里一个过孔显示两个TOP是否正常？
6 J' k5 p" B0 K! T
7 S  @+ {* n2 s/ S) }; \

/ F( k+ M* r) Z1 A  w7 h

xingnuolgsx

XiaoMeng_ 发表于 2020-4-21 10:33
$ _; {4 N- i! s+ g杜老师，您好，拓扑结构一致，都端接40R电阻到VTT，在这里面进行单根信号仿真，波形相差不大。
另外我用 ...

1 K8 ?1 g: s5 Z2 A, U, f是不是多出来的残桩，应该可以手动把这一段删除再仿真看看波形是否正常的吧？

XiaoMeng_

xingnuolgsx 发表于 2020-04-23 10:01:07
: A+ Q4 {7 n: _4 Z) ?3 M0 V[quote]XiaoMeng_ 发表于 2020-4-21 10:33
杜老师，您好，拓扑结构一致，都端接40R电阻到VTT，在这里面进行单根信号仿真，波形相差不大。
% y) _) W" x3 W  ^8 S. S另外我用 ...

& d% c& b5 _% F9 {是不是多出来的残桩，应该可以手动把这一段删除再仿真看看波形是否正常的吧？
[/quote]
7 D  S- M4 B+ n1 r
谢谢回复，是因为端接电阻模型没有自动分配上去

XiaoMeng_

端接电阻批量分配模型后，在器件管理中没有被自动选中，不知道为什么，重新单个器件分配模型后解决了