Allegro输入网表后出错

liyabing

敢问各位大侠，小弟近日使用Capture CIS进行原理图设计，完成后输出网表，并想通过allegro进行PCB设计。但
Allegro输入网表后，出错，显示如下：
Problems with device 'MC74LCX125_0_14PIN, TSSOP_IC_MC'. JEDEC_TYPE property '14PIN, TSSOP' is illegal:
'Package name has invalid characters or is too long.'.Device 'MC74LCX125_0_14PIN, TSSOP_IC_MC' has
' e$ m( N' g! A9 D( U- M) }library errors. Unable to transfer to Allegro.
5 ^: r4 `' \7 T% w' {所以有以下几个问题：
2 F+ {) z0 b# ]9 n: }4 m* R3 q7 K) Z1) 如何解决以上问题，是CAPTURE CIS里定义的封装和 ALLEGRO所提供的封装不符吗？
2）Capture CIS生成的元件库，在Allegro导入网表后会自动将Capture CIS元件库里的元件转换成可以在Allegro里摆
放的元件吗？
3）Allegro里提供的“Part developer”工具也会生成原理图里元件封装，与Capture CIS生成的元件库有什么关系？
* c2 L  I* q+ @3 L9 j4）Allegro里提供的“Part developer”生成的库是否能用到Capture CIS的设计中？
5）Capture CIS里摆放库里的元件有两种方法：“Place Database Part”，快捷键“Z”与“Part。。。。”，快捷键
9 V* Q! l( F3 b! r: s/ s( y“P”有什么联系和区别呢：
& \2 i$ s  [, q3 Q5 P5 y烦请大哥大姐帮我解决此问题，感激不尽。

numbdemon

原帖由 liyabing 于 2008-4-17 16:11 发表
敢问各位大侠，小弟近日使用Capture CIS进行原理图设计，完成后输出网表，并想通过Allegro进行PCB设计。但
) P0 B$ s" b; B" sAllegro输入网表后，出错，显示如下：
1 A2 X7 r( h& K1 i, [) n" W" yProblems with device 'MC74LCX125_0_14PIN, TSSOP_IC_MC'. JEDEC_ ...

8 j  ~1 N5 H& ?5 r: G你这帖问题还真是很多阿

numbdemon

1) 如何解决以上问题，是CAPTURE CIS里定义的封装和 ALLEGRO所提供的封装不符吗？
===>原因是你的封装名称或者Value里面有非法字符，不能出现“.”或者"("之类的
8 a+ y  W4 o/ ~EDA365专业PCB设计论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计. W8 A6 F4 V* ]# W8 q# H0 C8 w

numbdemon

2）Capture CIS生成的元件库，在Allegro导入网表后会自动将Capture CIS元件库里的元件转换成可以在Allegro里摆EDA365专业PCB设计论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计) h' ~' ?2 R0 t. O
! L) W- r) B0 }+ c/ f- n: }6 |放的元件吗？
/ Y1 W$ g9 B. {7 n/ v- E' K# }3 b/ ?===>回答是：不能！CIS的元件库和Allegro的封装库是两码事PCB设计论坛网站5 \. k2 |0 b0 L# R, ]，
CIS的
4 {* f8 S3 B+ F" t; t
9 {! V0 ?: P6 `+ }* ]6 L7 y3 d

numbdemon

3）Allegro里提供的“Part developer”工具也会生成原理图里元件封装，与Capture CIS生成的元件库有什么关系？
4）Allegro里提供的“Part developer”生成的库是否能用到Capture CIS的设计中？
===>没有关系，无法使用，CIS必须得使用.OLB的元件库

numbdemon

5）Capture CIS里摆放库里的元件有两种方法：“Place Database Part”，快捷键“Z”与“Part。。。。”，快捷键
“P”有什么联系和区别呢？
===>使用"Z"则是使用CIS的数据库功能，"P"只是使用元件库功能
EDA365专业PCB设计论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计' z( j' x+ G( a, N1 n4 N* i/

% `4 }# ^# ?3 O3 R2 L7 k* e
[ 本帖最后由 numbdemon 于 2008-4-17 17:58 编辑 ]