EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在ＤＳＰ应用系统中，需要大量外扩存储器的情况经常遇到。例如，在数码相机和摄像机中，为了将现场拍摄的诸多图片或图像暂存下来，需要将ＤＳＰ处理后的数据转移到外存中以备后用。从目前的存储器市场看，ＳＤＲＡＭ由于其性能价格比的优势，而被ＤＳＰ开发者所青睐。ＤＳＰ与ＳＤＲＡＭ直接接口是不可能的。ＦＰＧＡ(现场可编程门阵列)由于其具有使用灵活、执行速度快、开发工具丰富的特点而越来越多地出现在现代电路设计中。本文用ＦＰＧＡ作为接口芯片，提供控制信号和定时信号，来实现ＤＳＰ到ＳＤＲＡＭ的数据存取。
! h* c1 L3 u' F8 N& `! X/ R9 t @! Q& Q: [/ x
１ ＳＤＲＡＭ介绍
- }5 I% q0 w" n- A, T. P8 Q3 n$ N3 x2 B6 D% h3 l
本文采用的ＳＤＲＡＭ为ＴＭＳ６２６８１２ＡTMS626812A，图１为其功能框图。它内部分为两条，每条１Ｍ字节，数据宽度为８位，故存储总容量为２Ｍ字节。
( w% g* A8 q6 ]8 c
# j& r& A8 h1 c9 f5 j1 n. t/ E$ I) ~& z所有输入和输出操作都是在时钟ＣＬＫ上升沿的作用下进行的，刷新时钟交替刷新内部的两条ＲＡＭ。ＴＭＳ６２６８１２Ａ主要有六条控制命令，它们是：条激活／行地址入口、列地址入口／写操作、列地址入口／读操作、条无效、自动刷新、自行刷新。ＳＤＲＡＭ与ＴＭＳ３２０Ｃ５４ｘTMS320C54X接口中用到的命令主要有： ＭＲＳ、 ＤＥＡＣ、 ＡＣＴＶ、ＷＲＴ－Ｐ、ＲＥＡＤ－Ｐ和ＲＥＦＲ。这里，设计目的就是产生控制信号来满足这些命令的时序要求。关于ＴＭＳ６２６８１２Ａ的具体说明可以查看其数据手册。: H. x! z( v, |) w8 H
$ S# G2 _8 K) V/ H1 q" f２ ＳＤＲＡＭ与ＴＭＳ３２０Ｃ５４ｘ之间的通用接口
# c; q8 W" d" I5 Y2 {6 T b5 x' D
3 t* N z5 I5 v图２是ＤＳＰ与ＳＤＲＡＭ的通用接口框图，图中ＤＳＰ Ｉ／Ｆ代表ＴＭＳ３２０Ｃ５４ｘ端接口单元，ＳＤＲＡＭ ＣＮＴＬ 代表ＳＤＲＡＭ 端接口控制单元。ＳＤＲＡＭ被设置成一次性读写１２８个字节，而ＤＳＰ一次只读写一个字节，因而建立了两个缓冲区Ｂ０、Ｂ１来缓存和中转数据。Ｂ０、Ｂ１大小都为１２８字节，而且映射到ＤＳＰ中的同一地址空间。
3 q5 V H9 Z q. N( `
5 j$ C; G( A/ p9 ]/ C4 W尽管Ｂ０、Ｂ１对应于同一地址空间，但对两个缓冲区不能在同一时刻进行合法访问。实际上，当Ｂ０被ＤＳＰ访问时，Ｂ１就被ＳＤＲＡＭ访问，反之也成立。若ＤＳＰ向Ｂ１写数据，ＳＤＲＡＭ就从Ｂ０读数据；而当ＳＤＲＡＭ的数据写到Ｂ０中时，ＤＳＰ就从Ｂ１读数据。两者同时从同一缓冲区读或写都将激发错误。上边所述的数据转移方式有两种好处：一是加速了ＴＭＳ３２０Ｃ５４ｘ的访问速度，二是解决了二者之间的时钟不同步问题。
3 |8 @3 o9 t/ N0 a6 K- p x- Q& [( n. _
３ ＦＰＧＡ中的硬件设计0 [& F* B8 o: \( m. c4 v
- Z' B7 @: i, {) I1 S) ~; L4 C& D/ x1 S
ＴＭＳ３２０Ｃ５４ｘ为外部存储器的扩展提供了下列信号ＣＬＫ、ＣＳ、Ａ０～Ａ１５、Ｄ０～Ｄ１５、ＲＷ、ＭＳＴＲＢ、ＩＳＴＲＢ、ＩＳ而ＳＤＲＡＭ接收下列信号ＣＬＫ、ＣＫＥ、ＣＳ、ＤＱＭ、Ｗ、ＲＡＳ、ＣＡＳ、Ａ０～Ａ１１。由于两端控制信号不同，需要在ＤＳＰ与ＳＤＲＡＭ之间加上控制逻辑，以便将从ＤＳＰ过来的信号解释成ＳＤＲＡＭ能够接收的信号。图３是用ＦＰＧＡ设计的顶层硬件接口图。
0 z; D* Y* \ Y9 d) y ]
" z, A5 Z7 M- L. e c
图中主要有三个模块：ＤＳＰ－ＩＯ、ＤＭＡ＿ＢＵＦ和ＳＤ－ＣＭＤ。其中ＤＳＰ－ＩＯ是ＤＳＰ端的接口，用来解码ＴＭＳ３２０Ｃ５４ｘ发送的ＳＤＲＡＭ地址和命令。ＤＭＡ＿ＢＵＦ代表缓冲区Ｂ０、Ｂ１。ＳＤ＿ＣＭＤ模块用来产生ＳＤＲＡＭ访问所需的各种信号。0 F! B7 ?6 P6 d5 c! o3 U* X' y \/ m
% q" Z/ H8 a) l( MＤＳＰ＿ＩＯ模块又包括ＩＯ＿ＤＭＡ、ＤＳＰ＿ＢＵＦ和ＤＳＰ＿
/ |( H) i5 t* t, G$ q7 N/ iＲＥＡＤ。ＩＯ＿ＤＭＡ产生ＳＤＲＡＭ的命令信号即图３中的ＤＳＰ＿ＲＤＹ、ＤＳＰ＿ＳＤ＿ＲＷ、ＤＳＰ＿ＳＤ＿ＢＡＮＫ＿ＳＷ、ＤＳＰ＿ＳＤ＿
3 K+ v4 e, T( V+ qＡＤＤＲ２０．．０、ＤＳＰ＿ＳＤ＿ＡＤＤＲ＿ＲＥＳＥＴ、ＤＳＰ＿ＳＤ＿ＳＴＡＲＴ。
9 ^. f& `4 ~3 X$ bＤＳＰ＿ＢＵＦ产生访问Ｂ０、Ｂ１的地址、数据和控制信号，图３中指ＤＳＰ＿ＳＤ＿ＢＵＦＣＬＫＩ、ＤＳＰ＿ＳＤ＿ＢＵＦＣＬＫＯ、ＤＳＰ＿ＳＤ＿
- _/ D; s, N5 K3 _ＢＵＦＷＥ、ＤＳＰ＿ＳＤ＿ＢＵＦＡＤＤＲ６．．０、ＤＳＰ＿ＳＤ＿ＢＵＦＩＮ７．．０。ＤＳＰ－ＲＥＡＤ子模块用来控制ＤＳＰ的读写方向。
( a- V' ]2 k5 J/ \) s+ t# ]1 WＤＭＡ＿ＢＵＦ分为Ｂ０、Ｂ１两个缓冲区，用来进行数据传送每个缓冲区的输入输出信号包括ＣＬＫＩ、ＣＬＫＯ、ＷＥ、ＡＤＤＲ６－０、ＤＡＴＡ＿ＩＮ７－０、ＤＡＴＡ＿ＯＵＴ７－０。
& E/ g' D/ S' \+ h* N9 n8 @3 ^ＢＡＮＫ＿ＳＷ是一个开关信号用于ＤＳＰ和ＳＤＲＡＭ对Ｂ０、Ｂ１的切换访问。
c5 i4 L. q8 h8 [
4 T- H. j, o7 S+ S9 h7 |& _( MＳＤ＿ＣＭＤ模块包括刷新、读、写功能。当ＤＳＰ芯片发出ＳＤＲＡＭ读命令时，１２８字节的数据从ＳＤＲＡＭ中读出来并被存储到Ｂ０或Ｂ１中，当ＤＳＰ发出写命令之时，１２８字节的数据传到Ｂ０或Ｂ１之中并被最终写到ＳＤＲＡＭ中。9 q$ n- G/ U% K: S5 Y
6 F- B% [ d8 `/ P0 J: m
４ 软件设计9 G/ d' R s& b* F
8 U3 ^. Q4 c; c' E4 MＴＭＳ６２６８１２Ａ ＳＤＲＡＭ有两兆字节的存储容量。所以ＤＳＰ用两个Ｉ／Ｏ地址向ＦＰＧＡ传送访问ＳＤＲＡＭ的高低地址。此文中该两个Ｉ／Ｏ地址对应于图４中的０３ｈＤＭＡ＿ＡＤＤＨ 和０４ｈＤＭＡ＿ＡＤＤＬ 。另外，还有一个Ｉ／Ｏ地址图４中的０５ｈ 用来向ＦＰＧＡ传送命令产生ＳＤＲＡＭ访问的信号。% C4 x, Y' ^2 l( y, M! p
ＤＳＰ向ＳＤＲＡＭ写数据时的操作步骤如下：: ~; w9 S1 h% W$ A; R) B7 X
( x" G9 [8 }# Y. p, Y2 u% \) c
１ 数据先被写到Ｂ０或Ｂ１。
2 h0 k3 W. h! P9 k( q! |) o+ P, k8 x; s, J' K) a
２ ＳＤＲＡＭ的访问地址经由ＤＳＰ的Ｉ／Ｏ地址ＤＭＡ＿ＡＤＤＨ和ＤＭＡ＿ＡＤＤＬ发送到ＦＰＧＡ中。. b6 m0 V+ i0 ~( O7 o
8 b* \0 s( R; ]# F
３ ＤＳＰ向ＦＰＧＡ发出一个命令(Ｉ／Ｏ地址为ＤＭＡ＿ＣＴＬ)产生控制信号，使ＳＤＲＡＭ从Ｂ０或Ｂ１中读取数值。# y, V3 c7 n' A
ＤＳＰ从ＳＤＲＡＭ读数据的操作步骤如下：
* S. X, [$ L8 w: f% D8 W6 [1 @% |' ?1 q! o% B+ V$ u5 A
１ ＤＳＰ传送访问ＳＤＲＡＭ的地址。. {( B" @3 A" ^1 I$ P1 V& H5 i( f
) V6 l$ h; t6 i/ ^2 n, c, Z4 p2 b D２ ＤＳＰ经由ＦＰＧＡ传送一个命令，使得数据从ＳＤＲＡＭ中读到ＦＰＧＡ中。
8 \, T- @! Y/ f; J5 G# ^" d
, _/ X; F" ~/ G; o３ ＤＳＰ从Ｂ０或Ｂ１中读得数据。
) a. a! ^6 z5 x7 E图４为ＤＳＰ中与数据传送相关的各类存储器的分配情况。
' q7 s w/ w! ^具体设计时，应参考相关资料进行补充。不同的ＤＳＰ与不同类型的ＳＤＲＡＭ接口时，会有细微的区别，电路设计完毕后要进行认真而多方面的测试。 4 r8 {! ]7 ]+ Z9 F! S( b- A
| 
/1 
发表于 2020-4-15 14:59
收藏
淘帖
支持！
反对！