采用EEPROM对大容量FPGA芯片数据实现串行加载

Dzlnren · 发表于 2020-4-14 14:51

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

摘要：通过对比多种FPGA数据加载方式，从可靠性、经济性及PCB设计等几个方面说明了串行加载的优越性，分析了目前串行加载所面临的问题。为解决串行加载新面临的问题，提出了采用EEPROM与9500系列cpld相结合实现串行加载的构想，并通过实际设计，成功地实现了该构想。* l( P7 R& D: R. q. c+ f
关键词： FPGA CPLD EEPROM 并－串转换

自大规模现场可编程逻辑器件问世以来，先后出现了两类器件，一类是基于SRAM体系结构的FPGA系列，如XILINX公司的4000系列和最新的Virtex系列；另一类是基于faxtFLASH技术的CPLD器件，如XILINX公司的9500系列和Lattice公司的ispLSxx系列芯片。FPGA具有容量大、设计资源丰富、片内ROM及RAM设计灵活等特点1，但是它们需要在每次上电时进行数据加载。目前实现加载的方法有以下三种：①采用PROM并行加载；②采用专用SROM串行加载；③采用单片机控制实现加载。第一种方式需要占用较多的FPGA管脚资源，虽然这些管脚在加载完成后可用作一般I/O口，但在加载时不允许这些管脚有其他任何外来信号源；另外数据存储器PROM与FPGA之间的大量固定连线如8位数据线以及大量访问PROM的地址线等，使得PCB设计不便。但是第一种方式有一个有利的方面，即PROM的容量较大、容易购置、价格低、技术支持(编程器)较好。第二种方式情况刚好与第一种方式相反，即占用资源少、PCB布板方便，但是容量小、价格较高、兼容性差。第三种方式采用单片机控制，由PROM中读取并行数据，然后再串行送出。由于涉及到单片机编程，对于开发者来说较为不便；另外，如果单片机仅用来实现该任务，较为浪费硬件资源。CPLD的一个最大优点是采用计算机专用开发工具，通过JTAG口直接一次性实现编程数据加载，并永久保留，除非进行再次编程(与GAL器件相似)。该类器件比较适合在实验室内进行现场调试，但是由于其数据的加载必须通过计算机，因此对于从事野外作业者来说会产生不便。
j. ^ }( f9 z. L8 d" Y( ?( q4 \: A; q3 X( l/ b
通过上述比较，并结合实际工作情况，我们认为采用串行数据加载比较方便、可靠(这种可靠性得益于FPGA与SROM之间较少的接口线)。但随着FPGA规模的不断升级，其CONFIG数据量越来越大，截止到本文写作时，CONFIG数据量最大已到6MBIT，虽然XILINX公司有相关的XC17X系列SROM提供使用，但皆为一次性芯片2、开发成本较高、代理商供货周期长、价格较高，这给FPGA的应用及普及带来很大的障碍。我们曾使用过AT＆T公司的ATT17系列电可擦除SROM，但是该类SROM芯片能与XILINX系列FPGA芯片实现接口的种类不多，且容量小。由于种种原因，其价格往往是同样存储容量的EEPROM的五、六倍，甚至更高，并且困难。那么能不能结合并行加载与串行加载的优点，从而解决大容量FPGA数据加载的问题呢？我们在仔细分析了串行加载机制后，认为采用EEPROM作为数据存储器，经过可控的并－串转换，应该可以实现数据加载。下面以XILINX公司Virtex系列XCV100芯片为例，采用ATMEL公司1兆位的AT29C010A进行数据存储，采用XILINX公司9500系列XC95108芯片作为加载控制器件进行设计。

1 原理设计
原理性Master Serial模式串行加载时序如图1所示

在该加载模式中，比较重要的几个信号为/INIT、CCLK、DATAIN、DONE。/INIT表示FPGA芯片上电时或者当/PROGRAM信号为低时FPGA内部数据初始化过程，并作为外送信号给数据加载控制器件作为复位之用。当/INIT信号跃为高电平时，CCLK开始启动。加载数据DATAIN在CCLK的上升沿打入，与通用串行通讯相类似，加载数据流也有开始位与结束位，且以数据帧的方式接收。一旦发生错误，FPGA立即停止接收数据，并将/INIT信号置为低电平，因此该信号又称为错误指示信号。当数据全部接受并验证无误后，FPGA将DONE信号置为"1"3。在分析了FPGA加载数据流特性后，可以得出这样一个结论：保证CCLK与DATAIN之间的严格同步与连续性，就可以实现加载。基于此结论，在生成加载数据格式时，产生单片SROM串行格式，对于XILINX公司的FPGA系列，该格式为．MCS文件格式；然后用ALL07编程器以INTEL HEX数据格式将其写入EEPROM中。余下的工作是在CCLK、/INIT、DATAIN的控制下完成并－串转换。该控制过程采用一片CPLD之95系列XC95108芯片来承担，在设计容量上采用一片XC9536即可完成，之所以采用XC95108是因为其尚需要完成其他任务。其原理框图如图2所示。

2 并－串转换时序设计

在时序设计上，关键在于要保持DATAIN加载数据的连续性、DATAIN与CCLK加载时钟的同步性以及EEPROM访问地址的复位问题。对于复位问题，采用上电时FPGA产生的/INIT信号对95108内部的EEPROM地址发生器复位。这样做的原因是/INIT与FPGA之CCLK时钟产生有着同步关系，但同时也默认上电加载是一次成功；在考虑串行DATAIN数据的连续性时，采用两组移位寄存器，设定它们为R_shiftA和R_shiftB，当R_shiftA在进行移位操作时，R_shiftB由EEPROM中读入八位并行数据，反之亦然；为保持DATAIN与CCLK时钟的同步性，所有上述操作都以CCLK为同步时钟，值得注意的是，由于DATAIN串行数据是在CCLK的上升沿打入FPGA，因此我们给予XC95108芯片设计的运转时钟是经过反相的CCLK时钟，这样就保证了CCLK与DATAIN的时间关系。

以下是为该加载设计的VHDL硬件编程语言设计程序45，其中的计数器及移位寄存器模块用F2.11设计软件之LogicBlox模块产生。整个程序经F2.1I开发软件仿真、编译成功后，经JTAG编程电缆写入XC95108芯片。加电后便加载成功，经多次加电实验，成功率为100%。
虽然该程序是针对XCV100芯片及AT29C010A EEPROM设计的，但对于其他FPGA及EEPROM芯片同样适用，不同的是针对不同容量的EEPROM，应改变其地址计数器的位数。
Library IEEE;
Use IEEE．Std_logic_1164．all；
Use ieee．Std_logic_arith.all;
Use ieee．Std_logic_unsigned.all;

Entity v10sload is
/ k6 h4 O# ]4 Q) y" i' Uport 
: M# N* I; Z: ]- |pDATA in STD_LOGIC_VECTOR 7 downto 0　- `, U7 o4 O$ W: A1 z
Paddress inout STD_LOGIC_VECTOR 16
) Y) j6 \) r E# [( lDownto 0　
) @% L+ I6 E+ K7 uCCLKIN in STD_LOGIC9 Y# \4 d+ v& {" {4 W3 G4 I
RESET in STD_LOGIC
* A. b* K5 ?7 v1 `: kDATAINout STD_LOGIC
: f. N# {3 O' |/ v- l$ ~　
! F. t8 v5 D" H- tend v10sload

architecture v10sload_arch of v10sload is6 ^! `+ X8 Z# t& k# i
signal loadin CE Nce CCLK8 Nreset nCCLK aDATAIN
/ ?- X8 c& G) a7 [" i" d# a( GbDATAIN std_logic) |5 }. s6 U) I& \
signal clkenable CCLK std_logic
& h1 u( N$ N3 ]* ksignal ppDATA std_logic_vector 7 downto 0　5 ^9 @0 ]" E( y7 i
component clk_div8
& |! J: O) ?2 G7 n5 MPORT3 a& ?+ j* n! W# c( h
CLOCKASYNC_CTRL IN std_logic
1 b& {3 F& G1 e1 G6 kCLK_OUT OUT std_logic　
# c8 m( l+ j! H# y2 c! lend component  ^0 V" k8 M/ z5 b% M( M9 s' v
component R_shift8
$ o' p/ `# S7 ?8 BPORT6 g/ E) O# Q9 |4 O4 `
D_IN IN std_logic_vector 7 DOWNTO 0　2 t4 \/ q$ Z' j7 F: M
LOAD IN std_logic
' n, V. L; d9 v4 ]" \* rCLK_EN IN std_logic
( r! H' A  R0 j! b" v. vCLOCK IN std_logic* _# ?8 C5 @! B! N; a& `% R
LS_OUT OUT std_logic　: `! w; T3 t7 B4 O& N2 [
end component: g2 k7 f; ?/ f& V, q9 l1 m& Z# C
component BUFG
/ i3 R& c/ s) O  J* `port I in std_logic O out std_logic　
6 |7 N4 ]7 N  f, x) d. Y1 R/ lend component
4 D  ]; x$ I0 U% G1 [begin& t8 g5 A, H3 J
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－! Q* A; Z' c* a% J: t6 T
－－data－loading function statements here
6 F# T7 z8 \" fnRESET＜＝not RESET
) H2 o6 x4 A; f; g. Y% Rinit_dataprocessRESET　
" m* P2 l- ]8 z( `begin/ y/ Q; K1 A, ?& B
if RESET＝＇0＇　 then' K& E" `; }  ]2 l
ppDATA＜＝″00000000″
9 d  t5 k! z6 T: s, E! {$ d: A0 Felse ppDATA＜＝pDATA
4 S; p. _- R( R; Gend if
8 N0 N/ @% G% v- h: O  Nend process init_data5 z8 b5 X& p" N# z2 w
L0 BUFG port mapI＝＞CCLKIN O＝＞CCLK　
4 R" d$ Z8 v& H& AnCCLK＜＝not CCLK
4 X1 i8 ]9 @* J8 u5 ]" YL1counter17 portmap; ]( S& w0 ~/ `! _5 a' T
CLOCK＝＞CCLK8ASYNC_CTRL＝＞nRESET
. B0 J( T0 M5 H0 }' I+ |Q_OUT＝＞pADDRESS　5 K* ?6 t, _* o9 V7 V* }
L2 clk_div8 portmap, ~: s0 Z. P3 i1 v3 C
CLOCK＝＞nCCLKASYNC_CTRL＝＞nRESET
9 ], B: J& S$ A+ S# m" W+ H8 y- m' @CLK_OUT＝＞CCLK8　
# J  l  T1 o2 z: o$ z- D( S- InCE＜＝not pADDRESS0　
# L5 p6 x$ d8 M- xCE＜＝pADDRESS0　0 u/ _& A: q& h
clkenable＜＝＇1＇
- M5 G$ v% ~% Y) e# ZL3R_shift8 portmap
4 f- S0 U3 L+ l  @5 b: [D_IN＝＞ppDATALOAD＝＞nCECLK_EN＝＞" t2 f9 }. w' N) V
clkenableCLOCK＝＞nCCLK
0 V6 r* t4 m! BLS_OUT＝＞aDATAIN　+ |+ h1 `4 |( x: u
L4R_shift8 portmap
) [5 Q- D7 M" r8 H2 JD_IN＝＞ppDATALOAD＝＞CECLK_EN＝＞
$ D, t* W) d* d/ l6 v  S( b* XclkenableCLOCK＝＞nCCLK8 j, Q  @2 S9 G9 T4 V1 F: g
LS_OUT＝＞bDATAIN　0 h$ e4 o. l, J# L9 H) m- K
Process Adatain bDATAIN CE　% y  }4 K* x0 z7 O3 H
begin. V' }  p: c  g+ Q6 F
if CE＝＇1＇　 then DATAIN＜＝dDATAIN) r0 u/ S7 N+ X
else DATAIN＜＝bDATAIN4 C5 j$ T" V' h9 L: }
end if7 s. _- x$ R0 P0 d
end process- d; J! L! }4 {! O& Q
end v10sload_arch

wiusuiwj · 发表于 2020-4-14 15:50

自大规模现场可编程逻辑器件问世以来，先后出现了两类器件，一类是基于SRAM体系结构的FPGA系列，如XILINX公司的4000系列和最新的Virtex系列；另一类是基于faxtFLASH技术的CPLD器件，如XILINX公司的9500系列和Lattice公司的ispLSxx系列芯片。

雷北城 · 发表于 2020-4-15 16:08

谢谢分享，学习了

帐号		自动登录	找回密码
密码			注册

采用EEPROM对大容量FPGA芯片数据实现串行加载

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1