在过孔当道的情况下，高速DDR4信号该何去何从？

uperrua

# @  b. ]/ L: y

对！我们DDR的文章绝对占据很大的一部分篇幅，主要是因为应用的场景实在太多，几乎每个板子上都会有形形色色的DDR系统，从一个颗粒到几十个颗粒，从颗粒版本到DIMM版本，覆盖了我们80%以上的板子。所以在本期的DesignCon文章解读中，高速先生为大家带来一篇关于DDR应用的文章，看看DDR的设计极限在哪里哈。
2 k: R& v/ b( \, @: g* z4 |
4 ~) i& r" ]3 j1 ~4 Z8 L; E今天要给大家分享的文章如下，这次的题目很容易读懂，就叫DDR4通道里，过孔的stub对信号质量的影响分析。

那主要肯定是讲过孔stub（残桩）对DDR4的影响咯。首先呢作者对DDR4的信号质量做了一些前提的判定和分析，例如要求通道的插损谐振频率点要大于5倍的时钟频率，按本文分析的3200Mbps来说的话，时钟是1.6GHz，因此要求的谐振频率点必须大于8GHz。
* x5 ^9 X* _/ c

好，立马进入正题，看看作者是如何分情况对DDR4通道进行分析的。他们主要对3种不同的场景进行分析，一是颗粒版本的表层走线，那肯定就是没有过孔stub了；二是颗粒版本的内层走线，有过孔stub的情况；三是Dimm版本的内层走线，不仅有过孔stub，还包括了Dimm条连接器这个阻抗不匹配的点。下图就是三种不同case的示意图。

1 ~8 i, ~/ H4 n4 _1 c

既然是详细的研究过孔stub对信号质量的影响程度，那肯定是需要不同的过孔stub长度的比较了。于是本文做了非常非常多的叠层进行分析，过孔stub从14层的52.7mil（内层走线都以L3层出线，分析不同叠层的最长过孔stub的情况）到28层的124.7mil。几乎涵盖了99%的应用需求。

7 w: q& a% h7 `

另外，作者还给出了所使用的过孔的一些参数情况和进行3D仿真的模型。

7 b$ L5 d- u5 f+ V# ^! h: S4 p好，我们一起来看分析的结果吧。
' z9 V; _2 H; m5 i- [1 J
, y) _! `+ {& h9 M3 r0 \! L# C首先case1，表层走线，没有过孔stub的情况下，结果比较简单也比较明确，在3200Mbps的速率下信号质量比较好，在-16次方的严格误码率下，眼图仍有比较大的裕量。
% Q% G1 T) v6 Z1 e( r, W+ {8 r6 D0 ]

那么进行case2的分析了。可以看到，过孔stub长度在73.1mil的时候是一个临界点，这个时候眼图刚好压在-16次方误码率的mask，再往下的话就不能满足该误码率的标准了。

那么case3呢，加上一个dimm条连接器之后的情况又会是如何呢？恩！是的，想到了会变差，但是，是不是没想到差成这样？？
& M" S( }0 `7 M# O# i. d1 v

可以看到在Dimm条应用的情况下，50mil以上的stub都是有风险的，过不了-16次方误码率的标准。
8 `9 U) F, C. T- O1 t4 {3 _; {
进行完眼图的分析后，我们再来看看频域的分析，插损情况的对比。

9 M$ B' d: s6 @1 o$ b9 ^9 b首先进行了case2的73mil临界点和83mil不过的两种情况的对比。可以看到虽然只是10mil的差别，但是从下图红色框标出的几个点的损耗情况都有比较大的差异，几乎有30dB的区别。
" u% k6 g4 ]7 ?7 E/ w

而对比53mil的过孔stub长度下颗粒版本和Dimm条应用的情况如下。可以看到Dimm条模式下也会有接近10dB的差异了。

最后，作者给出了在不同过孔stub情况下的成功率的预测，非常的直观明了。
* C, n8 m' j# j% _" U

# y/ ~( H* `  E) y0 t
0 c( v* K$ j, C

yin123

在过孔当道的情况下，高速DDR4信号该何去何从